晶片电学测量技术（ET）优化

集成电路晶圆在完成所有工序之后，应该首先通过基本的电参数测量。ET包含了对各个工艺步骤的监控测量（电学测量PCM），电参数测量的目的之一是淘汰掉电参数不合格的整个晶圆，以节省之后的芯片功能测量、切片与封装等一系列成本，因为电参数不合格的晶圆片是不可能产生可用的集成电路芯片的。电参数测量产生的数据库是计算机模拟技术的模型与仿真的基本数据库，用来建立和检验各种计算与预测模型的正确性和一系列的系统和电路模拟，电参数测量也为产品的电路和版图设计建立基本的依据和规则。电参数的测量数据可以为诠释和提高良率提供分析的依据，也为可靠性的规划和评估、提高产品质量提供相关的数据依托，是每个晶圆厂必须要做的一项工序。

电参数测量通过自动探针台和综合电参数测试系统联合完成，图8-8是一个简单的ET测试系统。整个测试过程按照测试程序自动完成，包括探针自动对准与移动，各类电压电流信号源的控制和测量数据采集等。在通常的8英寸和12英寸晶圆上，探针台通常会配有标准的多探针卡和计算机控制移动系统，并配有各自分立的有源探测端口，可自动对准和移动并高效地测量晶圆片上9～12个位置PCM的电参数。

在目前的晶圆生产厂，电参数测量通常在专门设计的测试结构群PCM（process control monitors）上完成。PCM在工艺开发的初级阶段起到非常重要的作用，因为PCM的数据直接对应集成电路具体工序的各个细节。比如说长沟道nMOSFET的阈值电压（VT）就直接关联到沟道掺杂、栅氧化层厚度的工艺细节，VT的电特性指标对于前端工艺的开发有直接的督导作用。由于这些测试结构只是作为工艺的开发和优化、仿真数据库的采集和设计规则的制定（最小线宽、最小间距……），对实际的芯片没有产值贡献，所以通常只在晶圆片的9个到12个位置摆放这些PCM。

图8-8　晶片的电学测量装置

（a）CASCADE探针台（b）HP 4155A/4156A半导体综合参数测试仪

当工艺开发成熟之后，会使用简化的PCM，称为Scribeline来摆放这些测试结构。简化后的测试结构只是保留了一些关键电参量测试结构用来监测工艺线的生产和稳定状况，所以它占用的尺寸比PCM要小得多。Scribeline通常利用各个芯片之间的间隙（芯片之间必须留有约100μm的间隙用来晶圆的切割），所以，Scribeline的测试结构没有占用有用的芯片空间。在切割晶圆成为芯片之后，这些塞在芯片间隙里的测试结构也就破损掉了，所以称它们为（Scribeline也就是划片槽的意思）。这些Scribeline的宽度通常在60μm～150μm，长度在一个光刻步长以内。

测试结构PCM包含监控前端工艺和后端工艺指数，前端工艺主要是MOS管的相关参数，包括阈值电压（Vt），饱和电流（Idsat），漏电（Ioff）等等。考虑到短沟道与窄沟道小尺寸效应及集成不同类型的MOSFETS前端工艺的电测量参数可达数十到数百个。(www.xing528.com)

后端工艺参数主要是通过各种梳状与桥型结构监控金属连线的导电性能与绝缘性能，包含电阻率（sheet rho）、连续性（continuity）、击穿电压（Bv）等等。由于现在的金属连线的复杂化和层数增多（10层以上），每个金属层和层之间的组合导电特性和连孔接触电阻的各项指标参数也增加到几十到几百个。从质量分析研究和提高制程水平的角度，这些数据采集的密度和细致度当然是越高越好。从产品的成品角度，要考虑测量花费的时间带来的成本，也就是要用最短的时间完成测量。所以，实际的测量过程要考虑实际的工程需要。

PCM不仅在集成电路的生产过程中起到监控的作用，在集成电路工艺的研发阶段，细致的设计测试结构和分析PCM的测试结果至关重要，因为ET的结果和集成电路的制程细节有直接的关联。在图8-9中显示三种不同规则的设计结构带来的漏电特性差异。

图8-9（a）是三种测试结构的平面图，都是监测第一层金属（M1）的最小间隙，图形（Ⅰ）是带有接触孔的M1，图形（Ⅱ）是SRAM中的M1，图形（Ⅲ）是常规PCM中的M1短路的梳状结构。三种结构中M1最小间隙相同（箭头处），在工艺开发的初级阶段，发现芯片的SRAM的良率不高，而其他部位正常。但是作为常规工艺测试的PCM结构看不到M1的连接有短路的问题，只有通过使用特殊的SRAM为基础的测试结构才可以监测到这个短路的问题。

图8-9　三种结构的电学测量结果

（a）监测第一层金属（M1）的最小间隙（箭头）的三种测试结构和ET结果（b）漏电测试的累积概率曲线；横轴：漏电流（log）；纵轴：测量的累积概率

图8-9（b）是三种结构的电学测量结果。结果显示，用常规的结构（Ⅲ），即使采用了和SRAM一致的梳状测试结构还是看不到M1短路的问题。只有在结构（Ⅰ）里，看到了漏电特性的偏离点。这个偏离会造成元器件的失效，因而导致次品的发生。结构（Ⅰ）的测试真实地反映了SRAM设计中的弱点问题。针对这个问题改进SRAM的版图设计，就解决了良率低的问题。从这个结果可以看到，ET的结果直接影响良率等其他生产问题，并且直接给出要解决的方向和途径。在上例中，解决途径就是减小和移动LI连接孔，当然，这个改进不能影响到其他电参数的达标，比如说接触电阻，和右边的M1会不会因此发生短路，等等。

一个集成电路系统是一个有机的整体，有几百步工艺步骤。而实现整体的成功要求照顾好每一个微小的制造细节，每个工艺步骤。ET的测量是监测这些工艺步骤质量的一项重要方法和工具。