低k介质的挑战及应对方案

为了满足减小互连寄生电容的要求，在130nm工艺中，多层互连结构中采用了低介电常数（k）绝缘层，因此对于给定的金属间距，RC时延和信号耦合都将减小。虽然作为绝缘层的SiO₂有许多天然的优点，但是它较高的相对介电常数（3.9）将导致较高的功耗和全局互连的RC时延。此外，对于全局互连，为了满足时序的约束，较高的RC时延要求更多的转发器，这将导致更大的芯片面积和功耗。为了减轻这些问题并支持数GHz级别的微处理器设计，需要采用新型的低k材料。在研究低k介质方面，目前，业界已经做出了许多切实的努力，已获得的低k材料包括，氟硅玻璃（k=3.5）、碳氧硅（k=2.9）、SiLK^[2]（k=2.7）、聚对二甲苯（k=2.3）、Dendriglass（k=1.5）和干凝胶（k=1.3）。低k介质的终极目标是寻找到一种介电常数接近真空（k=1.0）的材料。最近，已经证明最小间距的互连线之间存有气隙，实际上这是在介质中有意生成的空洞。在以前的工艺中，出现这类空洞是对器件可靠性的威胁，但是现在已成为一种减小有效介电常数的方式。

因此，低k介质的引入对工艺集成提出了极大的挑战：必须在介电常数和可靠性之间做折衷。因为低k值介质主要是多孔的绝缘层（聚合体或硅化合物），其机械应力和热属性一般与金属互连不同。由于多孔结构的本身性质，低k材料的刻蚀速率很难控制，导致较差的侧墙覆盖^[94]。另外，多孔低k介质的低热传导性引起很严重的焦耳热效应，在金属铜和绝缘层之间的界面引起热和机械应力失配^[95]。并减小互连的电迁移性能退化。这些问题使表面粘附剧烈衰退并增加铜穿通进入介质的敏感性。因此，在实验温度下，铜/低k的平均寿命远低于铜/氧化层的寿命^[96]。除了机械可靠性问题外，在金属间距接近100nm时，电可靠性，特别是经时介质击穿（TDDB），也已表现为一个重要的问题。虽然TDDB性能随着介电常数的减小而衰退，但是失效机制与多孔性的水平和热应力并没有关系，而主要与电场下铜离子的漂移有关^[97，98]。(www.xing528.com)

总之，虽然低k介质的应用改善了电路的性能，但是为了将介电常数k=2.1的2007种材料集成起来，还需要解决热和电可靠性方面的阻碍^[85]。