FPGA时序控制电路的优化设计

FPGA 时序控制电路是CCD 图像信息获取前端的控制核心，功能上既属于传感器驱动系统又属于图像数据预处理系统，同时为图像信息获取前端的数字图像数据输出提供了接口控制和数据格式转换。

FPGA 的布线资源的作用是连通芯片内的各个单元和模块，包括全局布线资源、长线资源、短线资源和分布式布线资源四种。布线资源的数量直接决定了FGPA 的性能和成本，其使用方法与设计结果直接相关。实际使用中由软件自动完成布线资源的连接，不需要直接选择使用。

FPGA 芯片电路的主要功能有三项：①对CCD 图像传感器驱动系统中各驱动芯片进行时序同步控制，使所需的垂直驱动、水平驱动、电子快门驱动和复位栅驱动能够按照正确的时序和电平标准正确驱动CCD 图像传感器；②对图像预处理系统中的AD9979 芯片进行配置，并为其提供准确的同步信号和主时钟信号；③为数字图像信号添加时序信息，将图像数据RAW 格式通过FFC 接口完成传输。其电路的控制功能作用原理框图如图16-18所示。

FPGA 芯片电路板采用4 层板布置，层叠式结构由上而下依次为Top 层(信号层)、GND 层(地层)、POWER 层(电源层)和Bottom 层(信号层)。FPGA 芯片和部分电源转换芯片主要分布在Top 层，而PROM 芯片、晶振等主要分布在Bottom 层。

XC3S1000 芯片所采用的封装为FT256，其圆形焊盘呈16 ×16 阵列分布，焊盘直径0.45 mm，焊盘中心间距1 mm。为降低制造成本，PCB 板中使用的信号过孔(via)均为通孔而非盲孔或埋孔，为保证过孔的寄生电容和寄生电感等对传输信号影响较小，过孔的内径尺寸选择为10 mil(约0.254 mm)、外径尺寸选择20 mil(约0.508 mm)。

(www.xing528.com)

图16-18 FPGA 控制功能作用原理框图

FPGA 芯片电路板PCB 板布线，信号线线宽选择为8 mil，而电源线的线宽则至少为12 mil。适当加大线宽可以提高信号传输线的抗干扰能力，本设计中线宽难以继续提高的原因是受到XC3S1000 过于密集的芯片封装限制。FPGA 芯片的输入/输出信号数量众多，而焊盘和过孔的存在，严重妨碍了靠近内侧的输入/输出引脚的信号布线。因此在设计时，需要对信号线的布线统筹考虑：不刻意追求将同一类型的信号接入一个Bank 中，而是以布线方便为原则设置接口；对专用引脚信号优先布线；统筹安排Top 层和Bottom 层信号走线，靠近外侧的引脚信号线尽量在Top 层布线以减少过孔数量。

本设计中FPGA 芯片电路板上的信号线的信号频率较高，为提高信号的抗干扰能力，应当对Top 层和Bottom 层进行覆铜处理。覆铜与地相连，从而使覆铜成为整片连续的地平面，起到降低信号对地阻抗、稳定电源与信号传输、减少高频电磁辐射干扰的作用。覆铜时应当注意其与信号线的最小距离设置，该距离至少应为10 mil，以防在PCB 加工过程中，覆铜与信号之间出现短路。对FPGA 芯片电路板上的供电电压，其滤波电容的放置应当靠近芯片，否则会影响电容的滤波去耦效果。

图16-19 FPGA PCB 电路板实物

FPGA 芯片电源引脚和地引脚大多数集中在芯片中央附近，但在芯片封装中靠外部分引脚零散分布。如果采用外部接线的供电方法，无疑会占用本就紧张的布线面积。为简化电源引脚和地引脚的布线，可以利用POWER 层和GND 层简化引脚走线。对于FPGA 芯片的VCCO_N、VCCAUX、VCCINT 所需的3.3 V、2.5 V、1.2 V 电压，POWER 层采用电层分割的方法进行供电。GND 层则主要为接地引脚的连接提供便利，对于电流较大的信号，适当增加连接地层的过孔有利于改善信号回流性能。FPGA PCB 电路板实物如图16-19 所示。