【摘要】：图6-7具有快表的基本分页存储管理地址变换机构基于成本考虑，快表不可能做得很大，通常只存放16～512个页表项，这对中、小型程序来说，已有可能把全部页表项放入快表中，但对于大型程序，只能将其一部分页表项放入快表中。由于程序指令执行和数据访问都有局限性，因此，快表的命中率还是比较高，统计结果显示可达90%以上，降低了因地址变换而造成的程序执行速度下降。
段页式存储管理方式，从宏观上来说仍然采用的是分段存储管理方式，只是在局部上再细化为分页存储管理方式，因此，段页式存储管理方式同分段存储管理方式地址转换一样，需要在硬件上增加段表寄存器。进程从就绪态转换为执行态时，需要将进程的段表基址加载到段表寄存器中。地址转换时，首先将段号与段表长度比较，判断是否越界；其次，将段号与段表基址相加，获得段的页表在内存中存放的基址；再次，将页号与页表基址相加，获得页框号；最后，利用页框号和页内偏移构成要访问逻辑地址对应的内存单元地址。地址变换过程如图6-18所示。
图6-18 段页式存储管理地址变换机构(www.xing528.com)
段页式存储管理方式访问一条指令或数据需要经过三次内存访问，第一次是访问内存中的段表，第二次是访问内存中的页表，第三次是访问相应内存单元。显然，这使内存访问次数提高了两倍，降低了指令执行速度。为了解决这个问题，需要在系统中增加高速缓冲寄存器，缓存部分段表项和页表项。
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
