数据采集：通道数与采样周期的选择

1.数据采集系统的配置

典型的数据采集系统由传感器（T）、放大器（IA）、模拟多路开关（MUX）、采样保持器（SHA）、A/D转换器、计算机（MPS）或数字逻辑电路组成。根据它们在电路中位置的不同，可分为同时采集、高速采集、分时采集和差动结构采集4种配置，如图10-1所示。

（1）同时采集系统

如图10-1（a）所示为同时采集系统的配置方案。通过对各通道传感器的输出量进行同时采集和保持，然后分时转换和存储，可保证获得各采样点同一时刻的模拟量。

（2）高速采集系统

如图10-1（b）所示为高速采集系统的配置方案。在时实控制中，对多个模拟信号的同时、实时测量是很有必要的。

（3）分时采集系统

如图10-1（c）所示为分时采集系统的配置方案。这种系统价格便宜，具有通用性，传感器与仪表放大器匹配灵活，有的已实现集成化，在高精度、高分辨率的系统中，可降低IA和ADC的成本，但对MUX的精度要求很高，因为输入的模拟量往往是微伏级的。这种系统每采样一次便进行一次A/D转换，并送入内存后才对下一采样点采样。这样，每个采样点的值之间存在一个时差（几十到几百微秒），使各通道采样值在时轴上产生扭斜现象。输入通道数越多，扭斜现象越严重，不适合采集高速变化的模拟量。

（4）差动结构分时采集系统

当各输入信号以一个公共点为参考点时，公共点可能与IA和ADC的参考点处于不同电位，从而引入干扰电压UN，造成测量误差。采用图10-1（d）所示的差动配置方式可抑制共模干扰，其中MUX可采用双输出器件，也可采用两个MUX并联。

显然，图10-1（a）、（b）两种方案的成本较高，但在8～10位以下的较低精度系统中，经济上也十分实惠。(www.xing528.com)

图10-1　数据采集系统的配置

2.采样周期的选择

采样就是以相等的时间间隔对某个连续时间信号a（t）取样，得到对应的离散时间信号的过程，如图10-2所示。其中，t1，t2，…分别为各采样时刻，d1，d2，…分别为各时刻的采样值，两次采样之间的时间间隔称为采样周期TS；图中虚线表示再现原来的连续时间信号。可以看出，采样周期越短，误差越小；采样周期越长，失真越大。为了尽可能保持被采样信号的真实性，采样周期不宜过长。根据香农采样定理：对一个具有有限频谱（ωmin＜ω＜ωmax）的连续信号进行采样，当采样频率ωS＝2π/TS≥2ωmax时，采样结果可不失真。实用中一般取ωS＞（2.5～3）ωmax，也可取（5～10）ωmax。但由于受机器速度和容量的限制，采样周期不可能太短，一般选TS为采样对象纯滞后时间τ0的1/10左右；当采样对象的纯滞后起主导作用时，应选TS＝τ0；当采样对象具有纯滞后和容量滞后时，应选择TS接近对象的时间常数τ。通常对模拟量的采样可参照表10-1的经验数据来选择。

图10-2　连续时间信号的取样

表10-1　采样周期的选择

3.量化噪声（量化误差）

模拟信号是连续的，数字信号是离散的，而每个数又是用有限个数码来表示，二者之间不可避免地存在误差，称为量化噪声。