薄DSRD结构与新材料的应用探析

传统的“厚”DSRD的P^＋NN^＋结构有厚的P^＋和N^＋层（90μm），由深扩散得到，在应用的方面存在很多的局限，因此，人们开始着手于将DSRD芯片做小做薄。随着DSRD尺寸不断减小，将影响DSRD结构中载流子运动的场的区域和扩散过程之间的平衡被改变，因此，这种情况严重影响了器件的开关性能。除此之外，我们有必要去做一个从几百微米到数十微米，甚至低于这两种设计尺寸的特殊层厚度的结构，为此DSRD制作工艺也将会改变。

具有亚纳秒开关速度的DSRD采用了双衬底N^＋N（Si（100）晶向）结构制造、离子注入以及PN结的B、Ga多步扩散的工艺。这种新的DSRD的生产工艺不同于高压纳秒级DSRD产品的传统工艺（Si（111）晶向的Al和B的单步深扩散），它较为复杂，但是却在P^＋NN^＋的DSRD的杂质分布上具有更好的掺杂均匀性、更高的精确性以及更好的操作重复性。这个新技术在亚纳秒级DSRD产品的应用中也已经被证明了其正确性。

改良的DSRD结构的最重要的一个特点是它具有较小的PN结深，以及极小的DSRD的总厚度。这个特点也正是高频电路中，以及高压DSRD堆体（数十个DSRD芯片串联在一起）的快速的开关操作所需要的，原因如下：

1）DSRD堆体的最小长度是直接和单个的DSRD结构的厚度成比例的，并且限制了“长”DSRD堆体的最低开关时间，这是由于DSRD堆体内部电磁波传播的有限时间和寄生电感的影响。

2）DSRD堆体工作的最大平均脉冲频率是由实际半导体结构的冷却能力决定的，它极大地依赖于DSRD结构的总厚度。

由于这些原因，传统的“厚”的DSRD和SOS二极管这些开关，无法在亚纳秒开关速度下，以堆体形式工作在电压超过30kV、最大平均脉冲频率超过1kHz的电路中。而且，在所提到的DSRD（结深x_j大于100μm）和SOS（结深x_j大于200μm）的深PN结的制作需要超长的时间（200h）和很高的温度（大于1250℃）来扩散，导致了完成产品的一个周期需要高额的成本和大量的时间。

改进DSRD的设计不同于传统的器件制作中简单地保护以及小批量的工艺技术，而是极大地增进了开关速度以及单个芯片的平均脉冲重复频率（Average Pulse Repeti-tion Frequency，APRF），还增加了DSRD堆体的耐压。(www.xing528.com)

DSRD的开关非常稳定，精确在皮秒的数量级。它由外部电路控制，提供电荷的注入和抽取。由于具有如此优良的控制特性，所以将许多分离的DSRD的芯片连接在一起是可能的，这样可以将脉冲电压提高数百倍，而且堆体的开关速度和单个的DSRD相等。因此，可以将这个高压堆体视为一个大尺寸的两端器件。事实上，高压DSRD堆体的结构并不是个容易解决的问题，因为在高质量芯片组合方面的工艺实现很困难，尤其是对于小尺寸的芯片。

现在除了Si-DSRD之外，科学家们又开始寻找新的半导体材料，比如GaAs和SiC等材料，这些半导体材料具有Si所没有的一些优点。GaAs材料的DSRD可以在脉冲电压和开关速度平衡下获得两倍的增益，这是由于GaAs具有较高的击穿场强，GaAs-DSRD比Si-DSRD具有更为广泛的工作温度和更大的电流密度。

SiC具有高的击穿场强（3～6MV／cm，是Si和GaAs的十倍以上）、高的载流子饱和漂移速度（2×10⁷cm／s，高于Si，GaAs的10⁷cm／s）、与Cu相近的高热导率（5W／cm·deg）和宽禁带（2.4～3.3eV对于不同的类型）的特性。SiC基本的特性打开了DSRD的新的篇章，它的耐压能力为Si-DSRD的20倍，而不会降低开关速度，且在相同的热功耗下，SiC-DSRD的平均脉冲重复频率是Si-DSRD的10倍。考虑到同质结、杂质和缺陷控制在内的SiC层的性能，在目前而言，足以生产出具有每秒千伏的阻断电压率和平方毫米水平的有效面积的二极管结构，然而，SiC-DSRD的设计和制作仍有一些至关重要的问题有待解决：

1）增加载流子寿命，尤其是PN结附近的载流子；

2）阻止DSRD芯片边缘的表面击穿；

3）增加欧姆接触电阻率以及低电阻率基板的使用（＜0.005Ω·cm）。