【摘要】：锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟(或使能)信号的电平值，仅当锁存器处于使能状态时，输出才会随着数据输入发生变化。锁存器也称为透明锁存器，是指不锁存时输出对于输入是透明的。具有置1、置0功能的锁存器称为D锁存器。图4-7 D锁存器电路表4-6 D锁存器的真值表2.集成D锁存器小规模数字集成电路74LS77、74LS75是4位D锁存器，其原理如图4-7所示。
1.D锁存器
锁存器(Latch)是数字电路中的一种具有记忆功能的逻辑元件。锁存，就是把信号暂存以维持某种电平状态，在数字电路中则可以记录二进制数字信号“0”和“1”。锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟(或使能)信号的电平值，仅当锁存器处于使能状态时，输出才会随着数据输入发生变化。锁存器不同于触发器，它不再锁存数据时，输出端的信号随输入信号变化，就像信号通过一个缓冲器一样;一旦锁存信号起锁存作用，则数据被锁住，输入信号不起作用。锁存器也称为透明锁存器，是指不锁存时输出对于输入是透明的。具有置1、置0功能的锁存器称为D锁存器。
使用门电路可构成D锁存器，电路如图4-7所示。图4-7中，D是数据输入端，EN是控制(时钟)信号输入端，Q是输出端。当EN=1时，门G3输出为
门G4输出为D，从而有Q=D，相当于门被打开，输入信号被锁存;当EN=0时，门G3、G4输出为1，输出Q保持不变，相当于门被封锁，输入不起作用。电路的真值表如表4-7所示。
图4-7 D锁存器电路
表4-6 D锁存器的真值表(https://www.xing528.com)
2.集成D锁存器
小规模数字集成电路74LS77、74LS75是4位D锁存器，其原理如图4-7所示。不同于74LS77只有Q输出端，74LS75的输出有两个互补输出，其引脚图如图4-8所示。
图4-8 74LS75引脚图
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
