“后CMOS技术”包括了大部分的先进技术，这些技术能允许逻辑和存储器件超越硅基CMOS技术的物理限制并继续缩小。
在过去30多年里，半导体器件一直按照摩尔定律持续缩小，现在我们会很快达到CMOS器件缩小的极限，因为我们正在到达器件功耗大大增加而器件运行速度增加不足的阶段。产生这些高危害影响的原因是沟道流动性降低和小加工几何结构的互连电阻增加。功耗增加的原因主要是泄漏电流增加、短沟道效应、源极-漏极隧穿和pn结隧穿。此外，互连正日益成为一个限制因素：互连间距减小、触点变小和通孔尺寸减小都会增加互连的总电阻，同时互连间距减小也会增加传播电容。其后果是信号的传播延迟和充放电涉及的功耗都增加了，以至于传播延迟和充放电涉及的功耗达到了现有的90nm逻辑器件的水平。同时，大量的晶体管仅用于驱动互连线，而未能起到计算作用。现有材料的物理界限已经达到，在这个领域不可能有大的进步。
除此之外，缺陷的影响正日益增加，光刻工艺和器件设计也日趋复杂，这显著增加了器件的制造成本。同时，纳米级工艺波动所产生的变化也会严重影响产量和成本。即使不考虑物理限制，这些影响的整体效果也会使我们更加接近CMOS缩小的极限。(www.xing528.com)
开发后CMOS技术可采用逐步进化的方法，即在经典CMOS技术中引入纳米技术的概念、结构和器件，如开发突破性技术来替代CMOS。可供引入的纳米技术结构有量子细胞自动机、细胞网络、可重构计算机、量子计算和受生物学启发的结构等。可供引入的纳米技术器件有D逻辑器件（即半导体纳米线装置和碳纳米管场效应晶体管）、共振隧穿器件（如共振隧穿晶体管（Resonant Tunneling Transistor，RTT）、共振隧穿器件-场效应晶体管（Resonant Tunneling Device-Field Effect Tran-sistor，RTD-FET））、纳米浮动栅存储器、纳米线存储器、分子存储器、分子开关、单电子晶体管（Single Electron Transistor，SET）、旋转逻辑存储器件和铁磁逻辑器件。
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
