集成门电路的设计和应用

数字电路中，最基本的逻辑门可归结为“与”门、“或”门和“非”门．实际应用时，它们可以独立使用，但用得更多的是经过逻辑组合组成的复合门电路．目前广泛使用的门电路有TTL门电路和CMOS门电路．

1.TTL集成逻辑门电路

TTL集成逻辑门电路的工作特点是工作速度高、输出幅度较大、种类多、不易损坏．下面以TTL反相器为例，来了解一下TTL电路的组成、特性、参数及使用规则．

（1）TTL反相器的电路结构和工作原理．

反相器是TTL门电路中电路结构最简单的一种．图7-12所示为74系列TTL反相器的典型电路．该类型电路的输入端和输出端均为晶体管结构，所以称作晶体管-晶体管逻辑电路，简称TTL电路．

该图电路由三部分组成，VT1、R1和VD1组成输入级，VT2、R2和R3组成倒相级，VT3、VT4、VD2和R4组成输出级.

设电源电压UCC=5 V，输入信号的高、低电平分别为UIH=3 V，UIL=0.3 V，并认为二极管正向压降为0.7 V.由图7-12可见，当UI=UIL时，VT1的发射结必然导通，导通后VT1的基极电位UB1被钳在1 V.因此，VT2、VT3不导通.VT2截止后UC2为高电平，VT4导通，UO=5 V-UR2-0.7 V-0.7 V≈3.6 V，输出为高电平UOH.

图7-12　反相器电路

当UI=UIH时，如果不考虑VT2的存在，则应有UB1=UIH＋0.7 V=3.7 V.显然，在VT2和VT3存在的情况下，VT2和VT4必然饱和导通.此时，UB1便被钳在了2.1 V左右.VT2和VT3饱和导通使UC2降为1 V，导致VT4截止，UO=0.3 V，输出变为低电平UOL.可见输出和输入之间是反相关系，即Y=.

输出级的工作特点是在稳定状态下VT4和VT3总是一个导通而另一个截止，这就有效地降低了输出级的静态功耗并提高了驱动负载的能力.通常把这种形式的电路称为推拉式输出电路.为确保VT3导通时VT4可靠地截止，又在VT4的发射极下面串进了二极管VD2.

VD1是输入端钳位二极管，它既可以抑制输入端可能出现的负极性干扰脉冲，又可以防止输入电压为负时VT1的发射极电流过大，起到保护作用.这个二极管允许通过的最大电流约为20 m A.

（2）TTL反相器电压传输特性.

图7-13　电压传输特性曲线

图7-13所示为其电压传输特性.在曲线的AB段，因为UI＜0.6 V，所以，UB1＜1.3 V，VT2和VT3截止而VT4导通，故输出为高电平.这一段称为特性曲线的截止区.在BC段里，由于UI＞0.7 V但低于1.3 V，所以VT2导通而VT3依旧截止.这时VT2工作在放大区，随着UI的升高，UC2和UO线性地下降，这一段称为特性曲线的线性区.当输入电压上升到1.4 V左右时，UB1约为2.1 V，这时，VT2和VT3将同时导通，VT4截止，输出电位急剧地下降为低电平，与此对应的CD段称为转折区.转折区中点对应的输入电压称为阈值电压或门槛电压，用UTH表示，分析电路时一般取其值为1.4 V.此后输入电压UI继续升高时UO不再变化，进入特性曲线的DE段.DE段称为特性曲线的饱和区.

（3）输入端负载特性.

图7-14为输入端负载特性的测试电路和特性曲线.在具体使用门电路时，有时需要在输入端与地之间或者输入端与信号的低电平之间接入电阻RP.因为输入电流流过RP，这就必然会在RP上产生压降而形成输入端电位UI.UI随RP变化的规律，即输入端负载特性可表示为

上式表明，在RP≪R1的条件下，UI几乎与RP成正比.但是当UI上升到1.4 V以后，VT2和VT3的发射结同时导通，将UB1钳在了2.1 V左右，所以即使RP再增大，UI也不会再升高了.这时UI与RP的关系也就不再遵守上式的关系，特性曲线趋近于UI=1.4 V的一条水平线.

由以上分析可以看到，输入电阻的大小会影响“非”门的输出状态.保证“非”门输出为低电平时，允许的最小电阻称为开门电阻，用RON表示.由特性曲线可以看到RON为2 kΩ.保证“非”门输出为高电平时，允许的最大电阻称为关门电阻，用ROFF表示.由特性曲线可以看到对应UI为0.8 V时的ROFF大约为700～800Ω.也可看到输入端悬空，RP相当于无穷大，也即相当于输入高电平.

图7-14　输入负载特性

（4）TTL反相器的特性参数.

①输出高电平UOH.

UOH是门电路处于截止时的输出电平，其典型值是3.6 V，规定最小值UOH（min）为2.4 V.

②输出低电平UOL.

UOL是门电路处于导通时的输出电平，其典型值是0.3 V，规定最大值UOL（max）为0.4 V.

③输入高电平UIN.

其典型值是3.6 V.保证输出为低电平时的最小输入高电平称为开门电平UON，其值为2 V.

④输入低电平UIL.

其典型值是0.3 V.保证输出为高电平时的最大输入低电平称为关门电平UOFF，其值为0.8 V.

⑤低电平输出电源电流ICCL、高电平输出电源电流ICCH及最大功耗.

“与非”门处于不同的工作状态，电源提供的电流是不同的.ICCL是指所有输入端悬空、输出端空载时，电源提供给器件的电流.ICCH是指输出端空载，每个门各有一个以上的输入端接地，其余输入端悬空，电源提供给器件的电流.通常ICCL＞ICCH，它们的大小标志着器件静态功耗的大小.器件的最大功耗为PD=UCC ICCL.

TTL电路对电源电压要求较严，电源电压UCC只允许在＋5 V（上下10%）工作，超过5.5 V将损坏器件，低于4.5 V器件的逻辑功能将不正常.

⑥低电平输入电流IIL和高电平输入电流IIH.

IIL是指被测输入端接地、其余输入端悬空、输出端空载时，由被测输入端流出的电流值.在多级门电路中，IIL相当于前级门输出低电平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流的负载能力，即直接影响前级门电路带负载的个数，所以希望IIL小些.

IIH是指被测输入端接高电平、其余输入端接地、输出端空载时，流入被测输入端的电流值.在多级门电路中，它相当于前级门输出高电平时，前级门的拉电流负载，其大小关系到前级门的拉电流负载能力，所以希望IIH小些.由于IIH较小，难以测量，一般免于测试.

⑦负载电流及扇出系数NO.

扇出系数是指该“与非”门能驱动同类“与非”门的最大数目，又称负载能力.IOL、IOH为驱动门的输出低电平电流和输出高电平电流，TTL“与非”门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数，即低电平扇出系数NOL和高电平扇出系数NOH.通常IIH＜IIL，则NOH＞NOL，故常以NOL作为门的扇出系数，通常NOL≥8.

⑧平均传输延迟时间tpd.

图7-15　传输延迟曲线

在反相器的输入端加上一个脉冲电压，则输出电压有一延迟，如图7-15所示.从输入脉冲上升沿的50%处起到输出脉冲下降沿的50%处的时间称为上升延迟时间tpLH；从输入脉冲下降沿的50%处起到输出脉冲上升沿的50%处的时间称为下降延迟时间tpHL.tpLH和tpHL的平均值称为平均传输延迟时间tpd，此值越小越好.

⑨输入端噪声容限.

从电压传输特性上可以看到，当输入信号偏离正常的低电平（0.3 V）而升高时，输出的高电平并不立刻改变.同样，当输入信号偏离正常高电平（3.4 V）而降低时，输出的低电平也不会马上改变.因此，允许输入的高、低电平信号各有一个波动范围.在保证输出高、低电平基本不变（或者说变化的大小不超过允许限度）的条件下，输入电平的允许波动范围称为噪声容限.门电路的噪声容限反映它的抗干扰能力，值大则抗干扰能力强.高电平噪声容限为

UNH=UIH-UON=UOH（min）-UON=2.4 V-2 V=0.4 V

低电平噪声容限为

UNL=UOFF-UIL=UOFF-UOL（max）=0.8 V-0.4 V=0.4 V

接下来以74LS00为例，看一下其主要特性参数，见表7-6.

表7-6　74LS00主要特性参数

(www.xing528.com)

注：以上参数范围为电源电压选择4.75～5.25 V的前提下所得.

（5）TTL集成电路的使用规则.

①接插集成块时，要认清定位标记，不得插反.

②电源电压使用范围为4.5～5.5 V，实验中要求使用UCC=＋5 V.电源极性绝对不允许接错.

③闲置输入端处理方法要得当.

④输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态.当R≤680Ω时，输入端相当于逻辑“0”；当R≥4.7 kΩ时，输入端相当于逻辑“1”.对于不同系列的器件，要求的阻值不同.

⑤输出端不允许并联使用（集电极开路门OC和三态输出门电路3S除外），否则不仅会使电路逻辑功能混乱，还会导致器件损坏.

⑥输出端不允许直接接地或直接接＋5 V电源，否则将损坏器件，有时为了使后级电路获得较高的输出电平，允许输出端通过电阻R接至UCC，一般取R为3～5.1 kΩ.

（6）集成TTL电路分类.

集成TTL电路以74系列作为典型代表，如表7-7所示.

表7-7　74系列集成TTL电路类型

2.CMOS集成逻辑门电路

（1）CMOS集成电路的特点．

CMOS集成电路的特点是功耗极低、输出幅度大、噪声容限大、扇出系数大．MOS逻辑门电路主要分为NMOS、PMOS、CMOS三大类，PMOS是MOS逻辑门的早期产品，它不仅工作速度慢且使用负电源，不便与TTL电路连接，CMOS是在NMOS的基础上发展起来的，它的各种性能较NMOS都好．

（2）集成CMOS电路的特性参数．

CMOS门电路主要参数的定义同TTL电路，下面主要说明CMOS电路主要参数的特点．

①输出高电平UOH与输出低电平UOL．

CMOS门电路UOH的理论值为电源电压UCC，UOH（min）=0．9UCC；UOL的理论值为0V，UOL（max）=0．01UCC．所以CMOS门电路的逻辑摆幅（即高低电平之差）较大，接近电源电压UCC值．

②阈值电压UTH．

从CMOS“非”门电压传输特性曲线中可看出，输出高低电平的过渡区很陡，阈值电压UTH约为UCC．

③抗干扰容限．

CMOS“非”门的关门电平UOFF为0．45UCC，开门电平UON为0．55UCC．因此，其高、低电平噪声容限均达0．45UCC．其他CMOS门电路的噪声容限一般也大于0．3UCC，电源电压UCC越大，其抗干扰能力越强．

④传输延迟与功耗．

CMOS电路的功耗很小，每门一般小于1m W，但传输延迟较大，一般为几十纳秒／门，且与电源电压有关，电源电压越高，CMOS电路的传输延迟越小，功耗越大．前面提到74HC高速CMOS系列的工作速度已与TTL系列相当．

⑤扇出系数．

因CMOS电路有极高的输入阻抗，故其扇出系数很大，一般额定的扇出系数可达50．但必须指出的是，这里的扇出系数是指驱动CMOS电路的个数，若就灌电流负载能力和拉电流负载能力而言，CMOS电路远远低于TTL电路．

以CD4001为例，其主要特性参数见表7-8．

表7-8　CD4001四2“或非”门主要特性参数

注：以上参数范围为电源电压选择5V、10V及15V的前提下所得．

（3）CMOS电路多余输入端处理方法．

对于CMOS“与”门、“与非”门，多余端的处理方法有两种：①多余端与其他有用的输入端并联使用；②将多余输入端接高电平，如图7-16所示．

图7-16　CMOS“与非”门多余输入端的处理

对于CMOS“或非”门，多余输入端的处理方法如图7-17所示也有两种：①多余端与其他有用的输入端并联使用；②将多余输入端接地．

图7-17　CMOS“或非”门多余输入端的处理

（4）使用注意事项．

CMOS门电路是由MOS管组成的，初态功耗也只有毫瓦级，电源电压变化范围为＋3～＋18 V．它的集成度很高，易制成大规模集成电路．

由于CMOS电路输入阻抗很高，容易接受静电感应而造成极间击穿，形成永久性的损坏，所以，在工艺上除了在电路输入端加保护电路外，使用时还应注意以下几点．

①器件应在导电容器内存放，器件引线可用金属导线、导电泡沫等将其一并短路．

②UCC接电源正极，USS接电源负极（通常接地），不允许反接．同样在装接电路、拔插集成电路时，必须切断电源，严禁带电操作．

③多余输入端不允许悬空，应按逻辑要求处理接电源或地，否则将会使电路的逻辑混乱并损坏器件．

④器件的输入信号不允许超出电源电压范围，或者说输入端的电流不得超过10 m A．

⑤CMOS电路的电源电压应先接通，再接入信号，否则会破坏输入端的结构，工作结束时，应先断输入信号再切断电源．

⑥输出端所接电容负载不能大于500p F，否则会因输出级功耗过大而损坏电路．

⑦CMOS电路不能以“线与”方式进行连接．

（5）集成CMOS电路分类．

集成CMOS电路类型见表7-9．

表7-9　集成CMOS电路类型