栅介质尺寸缩小对性能的影响

随着MOSFET尺寸的缩小（见图2-1b），要求提高单位面积栅介质电容，因此就要减小栅介质厚度。本节将回顾半导体工业可能选用的新栅介质代替SiO₂时所面临的挑战与栅介质缩小的趋势^[1]。栅层叠结构由栅介质（SiO₂或者SiON）和其上高掺杂的N⁺（NMOS）和P⁺（PMOS）多晶硅栅电极组成。为了改善性能、增加密度和更好地控制短沟道效应，器件尺寸的缩小要求栅介质也随之减薄。当栅氧厚度缩减到4.0nm时，工业生产面临着新的挑战。这些挑战包括：PMOS高掺杂多晶硅电极中硼的穿通、增加的泄漏和日益严重的可靠性问题。生产中，采用由热氮化过程（N₂O、NH₃或者NO）生长的氮氧化硅（SiON）来阻止硼穿通氧化层并提高其抗热载流子的能力。当栅介质厚度减小到2.0nm时，采用等离子氮化硅作为栅介质，以提高介质中的氮分，并较好地控制氮的分布^[4]。尽管人们曾经担心超薄氧化层的击穿将成为主要的可靠性问题，但是由于电源电压的不断减小，使超薄氧化层可以继续满足可靠性要求。然而，由于穿过超薄氧化层的栅泄漏电流将产生过大的待机功耗并使介质的完整性和可靠性退化，这可能成为介质进一步缩小的制约因素。

栅介质中的载流子输运 SiO₂高达9eV的禁带宽度和巨大的势垒高度使硅氧化层在中度偏置条件及厚度大于4.0nm时接近于理想的绝缘体。这与其他一些薄膜（例如Si₃N₄或者高k介质）形成对比。在Si₃N₄或者高k介质薄膜中，传导特性由体制约机制（如Frenkel-Poole发射）表征^[5，6]。将电子由费米能级激发到真空需要的能量称为功函数ϕ_m。在外加偏置V_ox=E_oxt_ox作用下，电子有一定的概率隧穿Si-SiO₂势垒，由Si的导带到达SiO₂的导带。穿过三角势垒的传导可由Fowler-Nordheim隧穿来描述，电流密度可表示为^[7-9]

式中，A是与Si-SiO₂势垒高度ϕ_b相关的常数；B是与电子有效质量m^*和ϕ_b有关的常数。当氧化层厚度减小并且V_ox下降时，电子不再进入导带而直接隧穿梯形势垒。V_ox小于势垒高度ϕ_b时，直接隧穿电流密度可由式（2.1.2）来描述^[10，11]。

当介质厚度小于3.0nm时，直接隧穿电流将是主要的电流传导机制。由于隧穿电流与氧化层的厚度成指数关系，介质厚度缩小到1.0nm时，将引起不希望的高泄漏电流，导致高待机功耗、可靠性问题及介质完整性问题。NMOS泄漏电流将是栅介质缩小的制约因素。由于空穴隧穿要通过较高的势垒，因此NMOS隧穿电流约是PMOS隧穿电流的10倍^[11]。

式中，C（V_g，V_ox，t_ox，ϕ_b）是修正函数，与V_g、V_ox、t_ox、ϕ_b有关，由经验拟合获得^[11]。

C-V和等效氧化层厚度 低频和高频的电容电压（C-V）特性测量通常可以用于提取金属-绝缘层-半导体（MIS）特性，包括介质厚度、平带电压、固定电荷和界面态密度等。然而对薄栅氧，特别是当栅氧厚度小于2.0nm以下时，C-V数据的测量和解读变得非常复杂。随着介质厚度的减小，穿过薄介质的隧穿电流成指数增长关系（氧化层物理厚度每减小0.2nm，隧穿电流约增大10倍），在栅电极和衬底中存在的串联电阻上将产生压降（见图2-2）。栅介质可以等效为一个与电压有关的电阻与电容的并联，栅电极和衬底起分布串联电阻的作用^[12]。在强反型中，沟道阻抗引起的电容衰减将变得很重要，这就制约了测量MOSFET时可以采用的器件沟道长度^[13]。

图2-2 薄氮氧化物的J_g-V_g即C-V曲线

（不断增加的氮分降低了隧穿泄漏，将减小电容在反型和积累时的衰减）

（数据由应用材料公司提供^[13]）。

近年来，许多重要的工作都集中在精确的测量以及对电容电压曲线的解读上，这在本节的参考资料中有所体现。介质的电学厚度是栅中电荷的质心与衬底之间的距离^[6]。在栅介质界面附近的多晶硅中，可动电荷载流子的耗尽，特别是反型时，将使电荷质心偏离界面约0.3nm。这个效应可以建模为氧化层电容串联了一个附加电容^[5]，这将使得测定的电学厚度大于预期的厚度。相似地，在衬底的反型层或积累层中，载流子被局限在一个靠近表面的很窄的势阱中，它们在表面法线方向上的运动要通过量子力学来分析。一个简单的解析表达式处理是不合适的，而正确的处理要求耦合有效质量的薛定锷方程和泊松方程的自洽求解^[14]。用量子力学的观点分析反型层，发现反型电荷的质心偏离界面0.3nm。由于多晶硅耗尽和量子力学效应导致的电学厚度在超薄介质中变得日益重要^[5-15]。因而实际测定的电容值与预计值之间产生了巨大的差异。

电容的有效厚度（Capacitance Effective Thickness，CET）是指电容介质的电学厚度，可表述为^[12]

式中，ε₀是真空介电常数；是SiO₂的介电常数；A_gate是栅面积。C（V）是与给定电压V对应的电容，它包括了由于多晶硅耗尽和衬底的量子力学效应所增加的串联电容。因此CET与电极的类型、电极的功函数以及电极的耗尽有关，也与衬底掺杂和栅电压有关^[12]。(www.xing528.com)

相比之下，介质的等效氧化层厚度（Equivalent Oxide Thickness，EOT）与电极的性质以及衬底的掺杂均无关。EOT是指这样的等效氧化层厚度，由EOT厚度氧化层产生的C-V曲线与采用替代介质的C-V曲线相同，可以由下式得出^[13]：

式中，t_high-k是高k介质的物理厚度；而ε_high-k是介质的介电常数。由于SiON或者其他中、高k介质的介质常数不知道，EOT必须依照上面描述的电容测量方法确定来获得^[12]。一旦CV测试完成，接下来的数据校正和解读将是一个挑战。人们提出多种不同模型来分析多晶硅耗尽及量子效应并进而提取EOT。不同的模型和算法将导致提取的EOT结果不同，因此对比由不同方法获得的介质EOT时，必须多加注意^{[12，13，16，17]}。

制约超薄SiO₂缩小的因素与替代介质 如前所述，栅介质缩小可以改善器件性并能抑制短沟道效应。但是有几个基本因素制约着SiO₂进一步缩小到小于1.0nm EOT的水平。当介质材料的禁带宽度达到SiO₂的禁带宽度时，每个界面的厚度大约是0.35～0.4nm，这样两个界面总厚度就达到0.7～0.8nm^[6]，因此SiO₂缩小的绝对物理限制就是0.7nm。然而随着氧化层厚度的减小，包括过多的漏和有限的甚至零性能增益等在内的其他实际的限制可能会先达到。如式（2.1.2）所示，随着介质物理厚度的减小，隧穿电流将指数增加。另外，随着介质厚度的缩小，硅沟道和多晶硅电极的界面对EOT以及沟道迁移率的相对作用增大^[5，6]。据报道，随着介质厚度的日益减小，较薄氧化层中较大的迁移率退化将导致I_dsat下的增益比预期的小得多^[62]。

硅的氮氧化物可以通过热氮化，或在NO、N₂O或NH₃中退火，或由SiO₂的等离子氮化（见图2-3）等方式生成。介质中加入氮将通过几种途径改变材料的特性（见图2-4）。硼的穿通将使PMOS的V_th发生很大的漂移，并使介质的可靠性衰退，而氧化层中的氮对硼穿通则起到势垒阻挡作用。随着氧化层中氮分的增加，SiO₂的折射率也将从增加到。另外，相对介电常数将随着氮的增加而线性增加，由增大到。如式(2.1.4)所示，为了保证一定的EOT，如果使用的介质具有较高的k值，就可以采用物理厚度相对较厚的薄膜，这样就可以减小隧穿电流^[5]。然而，SiO₂中添加氮将减小禁带宽度，导致电子及空穴隧穿的势垒高度（ϕ_b）降低^{[5，8，20，21]}。这意味着因较大的SiON物理厚度而减小的直接隧穿效应将部分地被较小的有效势垒高度所抵消^{[18，20，21]}。氮氧化物一般在一氧化氮（NO）中生长或者退火。采用NO生成氮化氧化层的过程中，氮的结合受到制约，并且氮一般只堆积在界面上。对超薄氧化层，必须提高氮的百分比（5%～20%）以进一步降低泄漏和阻止硼穿通^[4]。在生长sub-1.5nm氧化层时，采用等离子氮化可以更好地控制介质中氮的百分比和分布^{[4，24，27-29]}。

图2-3 电子能量损失谱（EELS）

和化学分析电子能谱（ESCA）

（测量表明：等离子氮化在多晶硅-氮氧化物界面引入有氮）（来源于参考文献[4]）

介质中的氮元素影响着NMOS与PMOS器件的迁移率。对PMOS器件，在所有的电场下，空穴迁移率随着氮分的增加而降低。而对NMOS，在低氮分时，电子迁移率的峰值随着氮分的增加而衰退，但是高场下电子迁移率的下降随着氮浓度的增加而有所改善（见图2-5）^[23]。薄膜中大量的氮会在界面处产生陷阱或者成为载流子散射中心，使迁移率发生巨大的衰退^[10]。氮对载流子迁移率的影响可以通过氮的剖面分布以及氮元素靠近沟道的程度来调制^[22]。

为了抑制栅泄漏电流和持续实现介质缩小，针对有更高介电常数的替代介质材料的热心研究一直在继续。具有高于SiON介电常数的材料，在产生同样的EOT时，采用的物理厚度可以扩大倍，因此根据式(2.1.2)将可以更好地抑制隧穿电流。氮化硅、氧化铝、氧化锆和氧化铪以及它们的硅酸盐都是正在研究的几种高k介质。替代介质的重要特性包括介电常数、禁带宽度、硅的能带对齐、热力学稳定性、界面质量、薄膜结构、可靠性、与栅电极以及CMOS工艺的兼容性等^[5，6]。与高k栅介质材料相关的迁移率衰退（特别是采用金属栅时）问题的改善工作已经取得了重大的进展。目前，与HfSiON相关的极富意义的成果已有报道^[25]。然而，其他可能的基本特性，如多晶硅金属氧化层界面的费米能级锁定效应（这导致阈值电压的巨大漂移）迟滞了高k介质的采用^[26]。高k介质将很有可能首先用于对泄漏消耗要求非常严格的低功耗应用中。

图2-4 典型的热氮化和等离子SiON的J_g-EOT关系曲线

（如图2-2所示，增加氮含量使隧穿电流下降，数据由应用材料公司提供）