同步D触发器的使用和实现方法

一、电路组成及逻辑符号

为避免同步RS触发器出现R和S同时为1的情况，在输入端R和S之间接入一个非门，如图4.3.5（a）所示的单输入触发器称为同步D触发器。如图4.3.5（b）所示为其逻辑符号。D为信号输入端。

图4.3.5　同步D触发器

（a）逻辑电路；（b）逻辑符号

二、工作原理

因为同步D触发器是在同步RS触发器的基础上加以改进的，所以根据前面介绍的同步RS触发器的工作原理很容易得出同步D触发器的逻辑功能。

在CP＝0时，触发器保持原来状态不变。

在CP＝1时，由电路结构D＝S，D＝R可知，R、S端输入始终相反，Qn＋1随S变。根据S＝D可总结出规律，同步D触发器的逻辑功能为：“CP＝0时，保持；CP＝1时，随D变”。(www.xing528.com)

其特性表如表4.3.3所示。

表4.3.3　同步D触发器的特性表

三、特性方程

直接将D＝S，代入同步RS触发器的特性方程，可得

当然，也可根据表4.3.3画出同步D触发器Qn＋1的卡诺图，如图4.3.6所示，可得它的特性方程为

根据同步RS触发器的约束条件，此时R·S＝，故同步D触发器不存在约束条件。因为D触发器的次态总是与输入信号D保持一致，即状态Qn＋1仅取决于控制输入D，而与触发器的现态Qn无关。故D触发器广泛用于数据存储，所以也称为数据触发器。

图4.3.6　同步D触发器Qn＋1的卡诺图