在11.2节和11.3节中主要介绍了时序逻辑电路的分析、设计方法以及常用的中规模时序逻辑器件。在实际应用中,要实现某种逻辑功能,通常需要包含时序逻辑电路和组合逻辑电路来构成一个复杂的电路系统。这类电路包含多个输入、输出变量和电路状态,用单一的组合逻辑电路或时序逻辑电路分析方法很难描述整个电路的逻辑功能,需要采用模块化设计方法来进行设计。下面举例进行说明。
设计一个三位抢答电路。有一位主持人控制按钮,按下按钮,抢答开始。进入抢答时段后,有3位选手进行抢答,最先按下按钮者抢答成功,点亮相应的指示灯并显示座位号,同时闭锁其他选手的输入信号使其再按按钮时失去作用。抢答结束后,主持人按下复位按钮,清除电路状态,准备下一次抢答。
(1)原理方框图
原理方框图如图11.4.1所示。
图11.4.1 三位抢答器原理方框图
(2)电路组成及工作原理
1)抢答输入级
开关K1—K3与3路JK触发器组成输入级,按动开关产生下降沿瞬间,JK触发器翻转输出,Q3—Q1送给识别、译码电路。
2)识别、译码
由F1、F2、F3、F6、F7与非门组成,对抢答输出信号进行识别,译码产生信号“BA”,该信号为抢答成功的选手的座位号。
3)译码、显示电路
由显示译码器74LS48与共阴显示器组成。输入量“BA”只出现4种状态:00、01、10、11。
4)主持人控制按钮
①SW(www.xing528.com)
复位按钮,按下此按钮,低电平信号同时作用于JK触发器1、2、3的清零输入端
抢答级输出端Q1、Q2、Q3输出信号为000,经识别、译码显示十进制数0。此时,表示上一轮抢答结束,进入下一轮抢答准备期。
②SW1
主持人控制,允许抢答开始按钮。按下按钮,低电平信号作用于JK触发器4的置位端
触发器4输出1状态。该高电平信号作用于触发器1、2、3的J、K输入端,触发器工作在翻转状态,等待抢答。此时按下开关K1—K3产生下降沿,
如果触发器4输出0状态,该低电平信号作用于触发器1、2、3的J、K输入端时,触发器工作在保持状态。若此时按下开关K1—K3产生下降沿,Qn+1=Qn,禁止抢答信号输出。
5)最先抢入信号检测与锁存
当主持人按动开关SW1,进入抢答时段。K1—K3中最早抢入的输入信号使该路触发器最先发生翻转,输出的抢答信号一路经与非门F4、F5以下降沿作用于JK触发器4,使其输出0状态。如上所述,JK触发器1、2、3的工作状态由翻转变为保持,后续的抢答信号不能使其产生翻转,这样就封锁了后到的信号。输出的抢答信号同时以低电平驱动座位提示灯。
(3)操作流程图
操作流程图如图11.4.2所示。
图11.4.2 操作流程图
(4)电路原理图
电路原理图如图11.4.3所示。
图11.4.3 三位抢答器电路原理图
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
