【摘要】：已有一些EMC设计工程师使用传输线技术分析了PCB的0V参考面和它们邻近底板所构成的结构。图2-2-9 PCB-底板间较小的间隙意味着较低的发射在PCB-底板之间的间隔大于半波长的场合，减小这种间距有可能使得在传输线结构和外部电磁环境之间的耦合更为有效，并会引起辐射的增加和使抗扰性能变坏。PCB与它的底板之间越是靠近，它们之间的搭接阻抗就越低。因此，把PCB与底板之间的间隔距离减半，也就意味着将搭接的长度减半。
理想情况下，我们希望在数字、模拟和开关模式电路以及它们的外部电磁环境之间具有零耦合度。那么产品或设备就不会有发射出现并具有完善的抗扰度。但遗憾的是，在实际应用中，我们从来都不可能获得零耦合。但值得欣慰的是我们的设计工程师们在长期的实践中，创造发明了大量的与降低产品发射和提高抗扰性相关的EMC设计技术。
事实上，正如前面所讨论的，电路的运行会在PCB和底板之间引起电位差而形成边缘场。已有一些EMC设计工程师使用传输线技术分析了PCB的0V参考面和它们邻近底板所构成的结构。他们发现，两者之间越是靠近，它们与外部电磁环境的耦合就越低。图2-2-9图示了这种情况。
图2-2-9 PCB-底板间较小的间隙意味着较低的发射(www.xing528.com)
在PCB-底板之间的间隔大于半波长的场合，减小这种间距有可能使得在传输线结构和外部电磁环境之间的耦合更为有效，并会引起辐射的增加和使抗扰性能变坏。对这个问题的一个解决办法是确保两者的间隔减小到远小于半波长。
PCB与它的底板之间越是靠近，它们之间的搭接阻抗就越低。我们还知道，电感的改变与长度变化呈线性关系。因此，把PCB与底板之间的间隔距离减半，也就意味着将搭接的长度减半（因此本机电感也即减半）。PCB-底板间存在的电感的降低不仅有助于降低整体转移阻抗，并帮助返回CM电流更加迅速的返回PCB。这样的做法从两个方面改善了发射和抗扰性。
最后，减小PCB和底板两者之间间隔还会提高形成空腔谐振的频率（请参阅后面的讨论），虽然提高的不多，但是这样做会有所帮助。
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
