信号真实上升/下降时间为问题关键

当设计一个PCB时，很自然地会将注意力集中在具有高速率沿或者携载高频率信号的线条上。实际上，即便线条携载的是低频信号也照样可以引起过度发射。例如，一个具有极短上升和下降时间的1kHz时钟发生器完全可以形成频率高达1GHz的发射而导致测试的失败。已有证据证明，用于一个无电刷DC电机驱动的脉宽调制（PWM）可以对6GHz的无线电通信造成干扰，尽管开关速率仅为几十千赫。

元器件数据手册中给出的上升/下降时间指标（假如制造厂商提供的话）几乎总是在所关心的温度范围内的最大值。但实际上的上升/下降时间总是要比数据手册中的给出值要短。有时甚至仅为数据手册中最大值的一半（1/2）或四分之一（1/4）。

另外，一些较老的元器件很可能已经经历过一次或两次的芯片缩小工艺处理。虽然把它们设计在更小的硅片的工艺会使它们的制造厂商获得更高的利润，但这样做的结果会使它们的上升/下降时间比数据手册中的给出值更小。例如，包括HCMOS和F系列的TTL胶合逻辑在内的元器件，数据手册中的给出值恐怕仍然和在1985年时给出的上升/下降时间相同。但实际上，目前供应商所供应的这类IC的芯片尺寸可能仅为1985年的1/10。而且，它们的上升/下降时间至少要比它们数据手册中给出的最大值要缩短10倍以上。HCMOS IC技术指标的规定值中所给出的上升和下降时间为不大于5ns。在本书成文时的测量结果告诉我们，它们足以在频率为900MHz以上时引起明显的发射。这说明它们的真实上升/下降时间很可能已经低于300ps。

前面曾简略提到过，并要在后面做进一步讨论的一个问题是，一个线条的容性负载问题。例如，若在沿着线条的长度上同时连接有若干个器件时，将会更进一步降低信号在线条中的传播速度V。因此，当使用一个具有上升/下降时间为2ns（数据手册给出值）的构成完善类型的IC（比如F系列的TTL）来驱动一个多点总线时，为了获得良好的SI，在线条长度超过20mm情况时，很可能就需要使用匹配传输线。

至关重要的一点，是要知道一个PCB中将要使用的数字信号的实际上升/下降时间。对于绝大多数的IC来说，仅使用数据手册中给出的技术数据来完成传输线设计是不可能的。甚至几乎没有哪几个制造厂商似乎真正了解他们眼下正在生产制造器件的真正上升/下降时间（也许他们对此也并不真正关心）。为了试着鼓励制造厂商为用户提供这类基本设计数据，我们大家都应该不断地坚持询问器件的真正上升/下降时间数据。这其中应该包括器件的最大值和最小值。

在缺少真正的上升/下降时间数据的条件下，我们往往必须使用带有高频探头的高速示波器和高频探测技术（示波器制造厂商通常会提供有关这方面的技术资料）来对真实电路进行实际测量。一个频带宽度为BW的示波器/探头组合系统所具有的上升/下降时间大约为

（当BW以GHz为单位时，上式给出的上升/下降时间为ns）。因此说，1GHz的频带宽度将意味着，一个这样的示波器/探头组合本身所具有的上升/下降时间大约为320ps。这使得使用这个组合来精确测量短于1ns的信号变得相当困难。这是因为，使用这样一个示波器来对一个上升时间为330ps的数字信号进行测量时，被测信号的实际上升时间可能为10～200ps之间的任何值。为了测量上升时间为100ps的典型快速周边互连接（PCI express），则将需要一个频带宽度大约为7GHz的示波器/探头组合——这是一个绝对必要的要求。

可喜的是，现在已有越来越多的IC被设计成具有可控转换速率输出的驱动器。这些类型IC的生产已使得在传输线上传递快速数据变得更为容易。有时还会同时改善EMC性能。在要求开关速率尽量快到硅片所能承受的处理速度的情况，与普通类型的IC相比，人们总会将这类新型的IC作设计中的首选，而不太考虑用户是否需要这样短暂的上升/下降时间。在后面的有关小节中我们还会对驱动器做进一步的讨论。(www.xing528.com)

在有些工业领域中，往往会把它们的设计基于一个尚未完成测试的IC作为基础来展开。假如，该IC是属于ASICS或FPGA这些类型的话，而又没有真实上升/下降时间数据作为依据（甚至连IBIS或SPICE模型都没有），我们也许有可能使用具有相同类型驱动器的其他型号IC，并在一个测试板上来测量它们的上升/下降时间。假如，无法获得用于亚微米硅处理的一个IC的真实上升/下降时间数据的准确估计，最好的工程实践方法就是为PCB布局上所有的，可以以高于1kHz速率转换的驱动器输出全部设置滤波器。但这应该仅在SI或EMC测试显示需要这样做时才去完成它。有关滤波的内容将在后面的有关小节讨论。

假如所使用的所有IC都具有至少1ns的上升/下降时间（不考虑将来可能的芯片缩小）或者通过滤波后可以获得这个上升/下降时间，那么，传输线的设计并不是一件非常困难的事。这将使得本章的许多讨论都成为多余的了。

（当BW以GHz为单位时，上式给出的上升/下降时间为ns）。因此说，1GHz的频带宽度将意味着，一个这样的示波器/探头组合本身所具有的上升/下降时间大约为320ps。这使得使用这个组合来精确测量短于1ns的信号变得相当困难。这是因为，使用这样一个示波器来对一个上升时间为330ps的数字信号进行测量时，被测信号的实际上升时间可能为10～200ps之间的任何值。为了测量上升时间为100ps的典型快速周边互连接（PCI express），则将需要一个频带宽度大约为7GHz的示波器/探头组合——这是一个绝对必要的要求。

可喜的是，现在已有越来越多的IC被设计成具有可控转换速率输出的驱动器。这些类型IC的生产已使得在传输线上传递快速数据变得更为容易。有时还会同时改善EMC性能。在要求开关速率尽量快到硅片所能承受的处理速度的情况，与普通类型的IC相比，人们总会将这类新型的IC作设计中的首选，而不太考虑用户是否需要这样短暂的上升/下降时间。在后面的有关小节中我们还会对驱动器做进一步的讨论。

在有些工业领域中，往往会把它们的设计基于一个尚未完成测试的IC作为基础来展开。假如，该IC是属于ASICS或FPGA这些类型的话，而又没有真实上升/下降时间数据作为依据（甚至连IBIS或SPICE模型都没有），我们也许有可能使用具有相同类型驱动器的其他型号IC，并在一个测试板上来测量它们的上升/下降时间。假如，无法获得用于亚微米硅处理的一个IC的真实上升/下降时间数据的准确估计，最好的工程实践方法就是为PCB布局上所有的，可以以高于1kHz速率转换的驱动器输出全部设置滤波器。但这应该仅在SI或EMC测试显示需要这样做时才去完成它。有关滤波的内容将在后面的有关小节讨论。

假如所使用的所有IC都具有至少1ns的上升/下降时间（不考虑将来可能的芯片缩小）或者通过滤波后可以获得这个上升/下降时间，那么，传输线的设计并不是一件非常困难的事。这将使得本章的许多讨论都成为多余的了。