如何消除用于探针板或飞行探头测试的测试盘？

使用探针板或飞行探头技术来测试裸板或完成装配的PCB是20世纪70年代发展起来的，并普遍采用的一类PCB传统制造工艺中的测试方法。但是随着器件的体积越来越小以及插针数目越来越多，使得这类技术的使用变得越来越困难。这类测试方法所要求的测试盘可能导致对EMC性能的严重损害，甚至损害到SI，并会引起电路的功能性能和可靠性问题。当今在许多场合，这类方法已不再是最有效的方法。

就EMC来讲，重要的是要尽量想办法不要在每个电路节点上都加设测试盘。这些测试盘的增设会引起如BGA这样的具有大量插针器件的布线带来巨大困难（在没有测试盘的情况下，这类器件的布线已是一件相当困难的事了）。但更为重要的是由于在线条的端头上的测试盘就像所有其他任何导体一样变成了一个意外天线。但是，几乎没有哪个设计工程师关心或考虑过是否应该对它们进行一些分析，以判断是否需要使用传输线技术。

布局设计的结果经常会出现BGA被大量测试盘所形成的意外天线所包围着。它们中的一些与出现在它们上面的信号或噪声的电气长度相比，具有很长的线条长度。而与这些测试盘本身相关的寄生电容又进一步明显地增加了与它们相连接的线条的有效电气长度。结果是测试盘形成了作用如未终止的短截线传输线（使得它们在损害SI上非常有效），并且在100MHz频率以上，还是一个有效的意外天线（从而损害了抗扰度和增加了发射）。作为一个简化的例子，一个几何长度长于15mm线条所带有的焊盘，很可能在1GHz频率以下就已引起严重的SI和EMC问题。

除非对每一个测试盘都从一个用于SI的传输线角度来进行分析，否则很可能会造成探头测量信号的失真。原来性能良好的PCB，则可能被送回去返工。所以为了获得良好的EMC性能，要求对每个测试盘都按照一个匹配传输线来进行分析和设计。而这样的一个PCB很可能要求在屏蔽上投入大量的花费才能满足EMC的发射要求。但这样做的成本和PCB用于测试盘以及与它们相关的线条和终端器的空间损失（终端器的使用是完全可能的），加速了使用现代的IC和高质量PCB制造来代替这些即将被舍弃的20世纪70年代技术的进程。其结果是使产品也更为经济合理。

有报道证明已存在有完全不使用测试盘的性能良好的、能够准确判断故障位置的PCB测试技术。以器件为中心的边界扫描测试（JTAG等）技术就可以使我们在个别元器件的层次上来确定许多或全部元器件故障的发生位置。这个技术使用一个PCB自己的地址和数据总线，并且测试仅使用PCB功能的连接器，而且即便在有些在板器件与JTAG要求不相符合的情况下，也仍能正常工作。在现代VLSI内置自测试（BIST）装置和许多系统软件也都与JTAG兼容，使这个技术的用途更为广泛。

PCB的修复工作不仅花费很高，而且修复板的可靠性也会有所降低，从而导致了保修成本的增加。因此即便没有JTAG可用，仅使用内置自测试（BIST）或功能测试来检查PCB；比如通过改善电路设计的质量，改进PCB布局以及元器件和装配也都同样可以提高成本效率，从而使故障PCB大为降低。即便是拋弃少量几块失效PCB也要比使用探针板或飞行探头测试这些板的花费要低。

在实际生活中，经常会遇到这样的情况：有些公司的采购部门坚持使用最低价格的PCB制造厂商和装配厂以及最低价格的元器件供应商，他们认为这样做可以为公司节省许多开支。但是，他们没有考虑到，在生产过程中所导致的探针板测试和返工的花费将远远大于他们选用质量低下的供应商所节省的费用。事实上，他们采用的是所谓不惜成本所带来的节省。在20世纪80年代，英国的Marconi（马可尼）仪器公司发现，尽管与供应商声称的相反（没有不良元器件或总是按照技术规范来生产和出售产品），在英国，由于有若干个不良批次的元器件是在供应商坚持声称是严格按照完整技术规范生产并完成出售的，造成元器件的购买公司不断表示出对这些供应商的极为不信任，并在合同签署以前总伴随着艰难的销售谈判。和在现实生活中的其他领域一样，你所得到的就是你所付出的。虽然试图降低BOM的成本是一件很明显和合情合理的做法，但若由此而造成在整个产品生产过程中整体成本的增加（包括返修成本）超过BOM所节省的费用，那么它的成本效率就会倒置。

随着高级PCB技术的应用会伴随出现一些附加的、新的EMC问题。在选用较高质量的供应商和制造厂商，以及使用JTAG设计/测试技术条件下，事实证明：成本效益天平会更进一步朝着消除测试盘方面倾斜。(www.xing528.com)

假如必须使用测试盘、测试连接器或可编程连接器的话，关键是要在PCB设计的一开始就把它们作为整体考虑的一部分。这样做所带来的好处是所有的功能和EMC验证都会在设计完成时同时到位。有些公司的生产部门会在PCB设计完成后自行在布局上增设一些测试盘，以方便生产过程中的监控测试，但是在使用现代半导体器件的今天，这样做会使设计中为EMC的考虑不是前功尽弃，至少也是受到严重损害，虽然有时它并不会给电路或产品功能带来什么不良影响。

把线条与测试或可编程连接器的连接会产生与把线条与测试盘连接起来时相类似的问题。因此应该采用完全相同的方式来处理和解决所带来的问题。任何在设计原型板时所需要的临时线条都应该在EMC测试开始以前移去，或者把它们完全按照一般功能线条来对待，并解决可能由它们所造成的EMC问题。这类线条可能需要被作为在传输线上的短截线来处理（请参阅本篇第5章的有关讨论）。

有些公司在设计它们产品的原型PCB时，会增设大量的附加备用线条。它们的唯一目的是用来测试大多数/所有的原型板上的节点。当判断已可以投产的情况下，这些备用测试线条将会被简单地从PCB布局中去除，但并不排除仍有可能会残留相当数目的测试线条达到PCB的边缘。从EMC性能角度出发，在一个使用现代数字或RF器件的PCB上，由于它们非常快速的信号边沿或很高的频率，上述技术所残留的线条将导致原型PCB与所要生产制造的PCB几乎不可能有任何类似之处。因此如果不是不可能的话，也至少会使获得良好的SI或EMC性能变得相当困难（其原因从上述的讨论中也是显见的）。

由于最初的PCB线条的布局是按照设置有测试线条的情况下完成的，所以即便是所有的多余测试线条完全从布局中去除，布局通常也仍然会不那么理想。通常在项目的这一设计层次上，不再会有时间对整个PCB进行重新布线，恐怕也不会重新测试它的功能性能和EMC。上述的这项技术，从整体上来讲，在使用20世纪70年代或80年代的慢器件和低频率条件下，有时仍可能可以接受，但它已不再适合当今的现代新型电子器件。

假如必须继续使用前述技术的话，那么最终设计的功能性能和EMC所要求的线条和平面，应该以考虑到所有本书中所讨论的技术作为设计原则来形成最终产品中的层次和叠层。测试线条应该设置在所附加的PCB层次中，以避免与原始线条之间形成串扰。测试PCB的备用线条以及与它们相关的测试线条层次，应在项目尽可能早的时段内移去。即便测试备用设计是经过仔细考虑情况下完成的，并且仍保持匹配传输线状态（但经常不是这样）。移去备用线条和附加层次，不仅会对EMC的性能造成明显的影响，并且还会引起电路或产品的功能和SI性能很大的改变。所以在高级PCB设计中，最好是根本不采用这种技术。

在对一个电缆（或一个系泊部位）提供一个总线的场合，以及当连接器处于空载时，而又未被终止情况下，或者当产品未被泊定时，要想办法使这些时钟和数据在未被要求时加以禁止。