组合逻辑电路在各类数字系统中被大量采用,目前应用比较多的是编码器、译码器、加法器、数据选择器、数据比较器、数据分配器等。
1.编码器
一般地说,用文字、符号或者数码表示特定信息的过程称为编码,能够实现编码功能的电路称为编码器。n位二进制代码有2n个状态,可以表示2n个信息,对n个信号进行编码时,应按公式2n≥N来确定需要使用的二进制代码的位数n。
二-十进制编码器,也称为8421BCD编码器,它的功能是将十进制数码转换成8421BCD码,称为10线-4线编码器,其真值表见表10-8。
表10-8 10线-4线编码器真值表
当编码器多输入端同时有信号输入时,只对其中优先级别最高的信号进行响应编码,即为优先编码器。常用的优先编码器产品有8线-3线集成优先编码器,常见型号为54/74LS148等,10线-4线集成优先编码器常见型号为54/74LS147等。
2.译码器
译码器是典型的组合数字电路,它是将输入的二进制码转换为一定规律控制信号的器件。常用的译码器有二进制码译码器和显示译码器等。
(1)二进制译码器,也称最小项译码器,即n中取1译码器,最小项译码器一般是将二进制码译为十进制码;n为二进制码的位数,就是输入变量的位数,N=2n,所以N是全部最小项的数目。因为最小项的性质为对于一种二进制码输入,只有一个最小项为“1”,其余N-1个最小项均为“0”,所以二进制码译码器也称为n线/N线译码器。
图10-16 74LS138逻辑符号图
(2)3-8译码器。三位二进制码译码器,可称为3线/8线译码器。如74LS138逻辑符号见图10-16,方框上方的BIN/OCT表示从二进制码(binary)到八进制码(octal)的转换,EN是使能端,&表示使能端的三个输入量是与逻辑关系,当=100时为有效的使能电平。八个输出端,低电平输出有效,A0、A1、A2为三位输入的二进制码,其译码可得输出的下标值。
(3)显示译码器。它是将一种编码译成十进制码或特定的编码,并通过显示器件将译码器的状态显示出来,如七段字符显示器外形图见图10-17(a),它由七段发光的线段拼合而成,分为共阴极和共阳极两类,共阴极(外形见图10-17(b))各发光二极管的阴极共接低电平,高电平时点亮。而共阳极(外形见图10-17(c))各发光二极管阳极共接高电平,输入端低电平时点亮。
图10-17 LED数码显示器
3.加法器
通常加法器有不带进位的半加器和带进位的全加器,可实现一位或多位二进制加法。能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。半加器的真值表见表10-9所示。半加器逻辑符号见图10-18(a)。
表10-9 半加器的真值表
能对两个1位二进制数进行相加并考虑低位来的进位,即相当于3个1位二进制数相加,求得和及进位的逻辑电路称为全加器。其逻辑符号见图10-18(b),全加器表达式为:
Si=m1+m2+m4+m7=Ai⊕Bi⊕Ci-1(www.xing528.com)
图10-18 半加器逻辑符号
多位加法器可实现两个n位二进制数相加,因此需要n位的加法器,当n位二进制数相加时,每一位都是带进位的加法运算,所以必须用全加器,它有串行进位和超前进位两种构成形式。
4.数值比较器
数值比较器是将两个位数相同的二进制数A、B进行比较,并转换为一定规律控制信号的器件。比较器结果有A>B、A<B和A=B三种可能性。
1)一位数值比较器
两个一位二进制数A和B是输入变量,对应三种相比较的结果,即A>B、A<B和A=B,输出变量分别设定为YA>B、YA<B、YA=B,其真值表如表10-10所示。
表10-10 一位数值比较器的真值表
2)多位数值比较器
以两个四位二进制数为例,设A、B是两个四位二进制数,表示为A3A2A1A0和B3B2B1B0。比较步骤如下。
(1)比较高位A3、B3;若A3>B3,则A>B;若A3<B3,则A<B;若A3=B3,则比较次高位中的A2、B2,由次高位来决定两个数的大小。
(2)若A3=B3,A2=B2,再比较下一位,依次类推,直至比较至最低位为止,如果最低位还相等,即A0=B0,则A=B。常用多位数值比较器有74LS85,它能进行两个4位二进制数的比较,并可利用扩展端作片间级联时使用。
5.数据选择器
在多路数据传送过程中,能够根据需要将其中任意一路挑选出来的电路,叫作数据选择器,也称为多路选择器,其作用相当于多路开关。常见的数据选择器有四选一、八选一、十六选一电路。以四选一数据选择器为例,如图10-19所示,其工作原理是由A1、A0选择决定,输出Y与D0、D1、D2、D3哪一端连接输出。
Y(A1,A0)=N(m0D0+m1D1+m2D2+m3D3)
6.数据分配器
数据分配器是将一路输入数据,通过地址编码分配给任意一个输出的组合逻辑电路。数据分配器可分为四路、八路、十六路分配器等,如图10-20所示,为四路数据分配器的示意图,其中D为数据输入端,A1、A0为地址输入端,Y3、Y2、Y1、Y0为数据输出端。
图10-19 四选一数据选择器
图10-20 四路数据分配器的示意图
免责声明:以上内容源自网络,版权归原作者所有,如有侵犯您的原创版权请告知,我们将尽快删除相关内容。