CMOS逻辑门电路的主要参数详解

生产逻辑门电路的厂家，通常都会为用户提供逻辑器件的数据手册。对于不同系列的CMOS电路，只要型号最后的数字相同，它们的逻辑功能就一样，但是电气性能参数有所不同。在这里仅从使用的角度介绍逻辑门电路的几个外部特性参数，目的是希望对逻辑门电路的性能指标有一个概括性的认识。至于每种逻辑门的实际参数，可在具体使用时查阅有关的产品手册和说明。

1.输入和输出的高、低电平

前已讨论，数字电路中用1表示高电平，用0表示低电平。当逻辑电路的输入信号在一定范围变化时，输出电压并不会改变，因此1和0对应一定的电压范围。不同系列的集成电路，输入和输出为1和0所对应的电压范围也不同。生产厂家的数据手册中一般都给出四种逻辑电平参数：输入低电平的上限值UIL（max）、输入高电平的下限值UIH（min）、输出低电平的上限值UOL（max）和输出高电平的下限值UOH（min）。

表8.4.1列出了几种CMOS集成电路在典型工作电压时的输入高、低电压值以及在规定输出电流条件下的输出高、低电压值。

表8.4.1　几种CMOS系列非门的输入和输出电压值及输入噪声容限

2.噪声容限

在数字系统中，各逻辑电路之间的连线可能会受到各种噪声的干扰，如信号传输引起的噪声，信号的高低电平转换引起的噪声，或者邻近开关信号所引起的随机脉冲的噪声。这些噪声会叠加在工作信号上，只要其幅度不超过逻辑电平允许的最小值或最大值，则输出逻辑状态不会受影响。通常将这个最大噪声幅度称为噪声容限。电路的噪声容限越大，其抗干扰能力越强。

图8.4.1所示为噪声容限定义的示意图。前一级驱动门电路的输出，就是后一级负载门电路的输入。则输入高电平的噪声容限

UNH反应了驱动门输出高电平时，容许叠加在其上的负向噪声电压的最大值。类似地，输入低电平的噪声容限

UNL反应了驱动门输出低电平时，容许叠加在其上的正向噪声电压的最大值。表8.4.1列出了几种CMOS系列的噪声容限。

图8.4.1　噪声容限示意图

3.传输延迟时间

在集成门电路中，由于晶体管开关时间的影响，使得输出与输入之间存在传输延迟。传输延迟时间越短，工作速度越快，工作频率越高。因此，传输延迟时间是衡量门电路工作速度的重要指标。

当非门电路的输入端加入一脉冲波形，其相应的输出波形如图8.4.2所示。通常将输入波形上升沿的中点与输出波形下降沿的中点的时间间隔，用tPHL表示；将输入波形下降沿的中点与输出波形上升沿的中点的时间间隔，用tPLH表示。用tPHL和tPLH的平均值表示传输延迟时间tpd，即

CMOS集成门电路的传输延迟时间一般为几个纳秒到几十个纳秒。

(www.xing528.com)

图8.4.2　门电路传输延迟波形图

4.功耗

功耗是门电路重要参数之一，它分为静态功耗和动态功耗。静态功耗指的是电路没有状态转换时的功耗，动态功耗指的是电路在输出状态转换时的功耗。静态时，CMOS电路的电流非常小，使得静态功耗非常低。CMOS动态功耗正比于转换频率和电源电压，所以为降低功耗，可选用低电源电压器件，如3.3 V的74LVC系列、1.8 V的74AUC系列或超低功耗74AUP系列。

5.扇入和扇出数

门电路的扇入数取决于它的输入端的个数，例如一个3输入端的与非门，其扇入数为3。

门电路的扇出数是指其在正常工作情况下，所能带同类门电路的最大数目。扇出数的计算要分两种情况，一种是拉电流负载，另一种是灌电流负载。

（1）拉电流工作情况。

图8.4.3（a）所示为拉电流负载的情况。当驱动门的输出端为高电平时，将有电流IOH从驱动门拉出而流入负载门，负载门的输入电流为IIH。当负载门的个数增加时，总的拉电流将增加，会引起输出高电平的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。这样，输出为高电平时的扇出数可表示为

（2）灌电流工作情况。

图8.4.3（b）所示为灌电流负载的情况。当驱动门的输出端为低电平时，电流IOL流入驱动门，它是负载门输入端电流IIL之和。当负载门的个数增加时，总的灌电流IOL将增加，同时会引起输出低电平的升高。在保证不超过输出低电平的上限值时，驱动门所能驱动同类门的个数由下式决定：

在实际的工程设计中，如果NOH≠NOL，则取二者中的最小值。

图8.4.3　扇出数的计算

例8.4.1　已知74HC00的电流参数为IIH（max）=1 μA ，IIL（max）=-1 μA ，IOH（max）=-0.02 mA ，IOL（max）=0.02 mA 。求74HC00 的扇出数。

解：输出高电平时的扇出数为

输出低电平时的扇出数为