异步时序电路的分析方法

异步时序电路中各触发器受不同时钟信号控制，所以分析时不仅要考虑各触发的激励信号，还要考虑各触发器的时钟信号。分析步骤如下：

① 根据给定逻辑电路写出驱动方程、输出方程和时钟方程；

② 将各触发器的驱动方程代入相应触发器的特性方程，即得到各触发器的状态方程；

③ 根据输出方程和状态方程，列状态表、画状态图或时序图；

④ 确定电路的逻辑功能。

例11.2.3　试分析如图11.2.7所示电路的逻辑功能。

图11.2.7　例11.2.3的逻辑电路图

解：该电路由2个上升沿触发器的D触发器组成，Z为输出信号。由于触发器FF0的时钟信号为CLK，FF1的时钟信号为Q0，所以该电路为异步时序电路。分析过程如下：

（1）写出驱动方程、输出方程和时钟方程。

式中，符号“↑”表示信号从0跳变到1。由驱动方程和时钟方程可知，触发器FF0状态变化的时刻是CLK从0跳变到1的时刻，触发器FF1状态变化的时刻是Q0从0跳变到1的时刻。

（2）求状态方程。

将驱动方程分别代入D触发器的特性方程，就可得到状态方程：(www.xing528.com)

在异步时序电路中，由于各触发器的输出状态变化发生在该触发器的时钟脉冲有效沿到达的时刻，因此必须在触发器的状态方程上配上时钟方程

上面的式子由两部分组成，前一部分描述触发器状态变化规律，后一部分（括号内）描述触发器状态变化时刻。

（3）作状态表、状态图和时序图。

作状态表的方法与同步时序电路相似，但由于异步时序电路中各触发器的时钟信号不同，所以在状态表中要把每个触发器的时钟信号列出来，如表11.2.3所示。首先，假设电路的初态为00，时钟脉冲CLK有效沿（↑）到达时，由于CP0=CLK↑，所以Q0从0变为1。因此CP1=Q0↑，所以Q1也从0变为1。即初态为00时，电路的次态为11，根据输出方程可得此时输出Z为1。然后假设电路的初态为01，时钟脉冲CLK有效沿（↑）到达时，由于CP0=CLK↑，所以Q0从1变为0。因此CP1=Q0↓，所以Q1保持不变，仍然为0。所以初态为01时，电路的次态为00，根据输出方程可得此时输出Z为0。按照相同的方法，可以确定初态为10时，次态为01，输出为0；初态为11时，次态为10，输出为0。然后作出状态表，如表11.2.3所示。

表11.2.3　例11.2.3的状态表

根据状态表，可作出状态图和时序图，如图11.2.8所示。

图11.2.8　例11.2.3的状态图和时序图

（4）确定电路逻辑功能。

由状态图和时序图可知，该电路是一个异步二进制减计数器，Z信号的上升沿可触发借位操作。