PCI总线信号组的分析介绍，

PCI总线协议要求主设备至少有49根信号线，目标设备至少47根信号线，这样才能完成地址段、数据段、接口控制、仲裁等系统功能。图3-5是PCI设备信号组图，右边的信号线是必需的，而左边的是可选的。PCI的信号分为系统信号、地址/数据总线信号、命令总线和字节使能信号、交易控制信号、仲裁信号、中断请求信号、错误报告信号、64位扩展信号、JTAG/边界扫描信号等。

1.系统信号

（1）PCI时钟信号（CLK）对驻留在PCI总线所有设备而言都是输入信号，它为所有交易，包括总线仲裁提供时序。在时钟信号的上升沿采样PCI设备的所有输入，所有的PCI时序参数根据时钟信号的上升沿来确定。

在PCI总线上的所有操作必须与PCI时钟信号同步，时钟信号的频率范围是0～33MHz。时钟频率在以下情况的任何时间都可改变：

1）时钟边沿保持清晰。

2）没有违反时钟高低电平所持续时间的最低限度。

3）没有总线请求。

图3-5 PCI设备信号组图

4）LOCK#未被有效。

（2）CLKRUN#信号CLKRUN#信号是可选的，它是为移动环境而定义的，不包括在PCI插入式连接器中。

尽管PCI规范规定时钟可以停止，或它的频率可以改变，但却没有定义一种方法来确定什么时间停止，或什么时间重新启动时钟。而CLKRUN#正是在便携式系统中用来定义时钟的停止和启动。一个便携式系统包含一个中央资源，在此资源中包括PCI时钟发生逻辑。根据时钟发生逻辑，CLKRUN#信号保持为三态输入/输出信号，当时钟运行正常时，时钟发生逻辑保持CLKRUN#有效。在时钟停止或放慢的过程中，时钟发生逻辑监测CLKRUN#将识别主设备和目标设备的PCI时钟信号恢复为最高速度的请求。如果有设备要求持续的时钟信号，时钟发生逻辑不能停止时钟。在停止时钟前，时钟发生逻辑使CLKRUN#无效一个时钟周期，通知PCI设备时钟将会停止或放慢。之后时钟将继续不便运行至少四个时钟周期。时钟停止后，为了请求使用总线，某个主设备会要求时钟重新启动，在发出总线请求之前，该设备必须先请求时钟重启，这是通过将CLKRUN#有效来实现的。当时钟发生逻辑监测到其他设备使CLKRUN#有效时，它会打开时钟，并将CLKRUN#设为有效。而主设备在监测到两个时钟上升沿后，便驱动它的CLKRUN#为三态信号。

（3）复位信号（RST#）复位信号使所有的PCI配置寄存器、主设备和目标设备，以及输出驱动器重置为初始状态。RST#可使PCI CLK地设置异步。

2.地址/数据总线、命令总线和字节使能信号

PCI总线使用时分复用地址/数据总线，一个交易的地址段中包含：

（1）AD总线AD[31∶0]加载起始地址，这个地址在存储器或配置交易中是4字节的双字，或在I/O读或写交易中是一个字节地址。

（2）命令信号C/BE#[3∶0]定义了交易类型。

PCI交易的数据段中包含：

1）数据总线AD[31∶0]，由主设备（在写操作中）或当前寻址的目标设备（在读操作中）驱动。

2）字节使能信号C/BE#[3∶0]。由主设备驱动该信号，指明当前寻址的双字中哪几个字节是有效字节。

3.交易控制信号

交易控制信号包括周期帧信号FRAME#，目标准备信号TRDY#，启动方准备信号IRDY#、STOP#、IDSEL、LOCK#、DEVSEL#等。

1）周期帧信号FRAME#由当前主设备驱动，指明交易的起始和交易的持续时间。为了确认已取得总线所有权，主设备必须在PCI CLK信号的相同上升沿采样FRAME#和IRDY#都无效，并且GNT#有效。在当前主设备和当前寻址的目标设备之间，一个交易可包含一个或多个数据传送，当主设备完成最后数据段时，FRAME#为无效。

2）目标设备信号TRDY#由当前寻址目标驱动，当目标准备完成当前数据段时，此信号有效。在CLK信号的上升沿当前目标有效TRDY#，并且主设备有效IRDY#时，完成一个数据段。在读交易中，有效的TRDY#表明目标正在数据总线上驱动有效数据；在写交易中，有效的TRDY#表明目标正准备接收来自主设备的数据。

3）启动方准备信号IRDY#由当前总线主设备驱动。在写交易中，有效的IRDY#表明主设备正准备接收来自当前寻址目标的数据，为了确定已取得总线所有权，主设备必须在相同PCI CLK信号的上升沿，采样同时无效的FRAME#和IRDY#以及有效的GNT#。

4）STOP#是目标设备用于表明它希望主设备在进程中停止交易的信号。(www.xing528.com)

5）初始化设备选择信号IDSEL是PCI设备的输入。在访问一个设备的配置寄存器时，它是一个芯片的选择信号。

6）LOCK#信号在原子交易系列中，主设备用它锁定当前寻址的目标。

7）DEVSEL#是被寻址设备在地址阶段译码它的地址时，发现它是目标设备，则使DEVSEL#信号有效，表明自己是被寻址设备。如果一个主设备启动一个交易，并且在6个CLK周期内没有检测到DEVSEL#有效，它必须假定目标没有反应或地址不存在，导致主设备失败。

4.仲裁信号

每一个PCI主设备都有一对仲裁信号（REQ#和GNT#）连接到PCI总线仲裁器上。当一个主设备请求使用PCI总线时，它会使连接到仲裁器上的REQ#有效。当仲裁器决定正在请求使用的主设备应该授权控制PCI总线时，它会使连接到正在请求的主设备的GNT#有效。在PCI环境中，总线仲裁器在授权PCI总线的所有权时，某个主设备正在使用总线，这种仲裁方式称为“隐式仲裁”。当主设备接受了PCI总线授权后，它必须在启动自己的交易以前等待总线拥有者放弃总线。只有它采样到FRAME#无效，IRDY#无效时，它才可假定自己取得总线的使用权。

5.中断请求信号

PCI总线定义了四个中断请求信号INTA#、INTB#、INTC#和INTD#，这就允许设备设计者可以在一个多功能设备上实现多达四个中断引脚。设备中的每个功能只允许使用这些中断引脚的一个来产生请求。每个功能的中断引脚寄存器指明设备的内部中断请求信号连接到设备的哪一个中断引脚。

如果设备实现一个引脚，它必须是INTA#。如果设备实现两个引脚，它们必须是INTA#和INTB#等。设备中的所有功能都可以连接到同一个引脚INTA#，或每个功能都可以连接到一个特定的引脚。

6.错误报告信号

PCI总线定义了两个错误报告信号——PERR#和SERR#。它们用于报告PCI交易中发生的各种错误。

1）PERR#是数据奇偶校验错报告信号。在PCI交易中，每个PCI设备都必须实现地址段和数据段中进行奇偶校验，并报告这个信息。如果发现奇偶校验错误，设备可以标记该错误，或者终止该交易。在写数据的交易中，目标设备检测到数据奇偶校验错时必须在它的PCI配置状态寄存器中设置奇偶校验错误位，并有效PERR#信号，然后它可继续交易或有效STOP#信号提前终止交易。在突发写交易中，主设备负责监视PERR#信号，保证每一个数据的正确写入。在读数据段的过程中，PCI主设备检测到数据奇偶校验错误时，必须在它的PCI配置状态寄存器中设置奇偶校验位，并使PERR#信号有效。所有PCI设备必须在AD[31∶0]、C/BE#[3∶0]上为地址和数据段产生奇偶校验。PERR#在目标上作为输出，并且在主设备上作为输入和输出。

2）SERR#是系统错误报告信号，它用于系统报告专用周期的地址、数据奇偶校验错和其他非奇偶校验错的关键错误。在所有的PCI卡上都要求实现SERR#。

7.64位扩展信号

PCI规范详细定义了基于32位结构的64位扩展信号，实现扩展的系统支持在一个64位主设备和一个64位目标设备之间传送数据段为64位数据。

1）AD[63∶32]是高32位数据通道。它与AD[31∶0]结合可扩展数据总线的宽度到64位，但在交易的地址段中不能使用这些信号。

2）C/BE#[7∶4]是数据通道的第4到第7字节的字节使能信号，只能在数据段中使用。

3）REQ64#是64位传送请求信号。它由当前的主设备产生，表明该设备希望使用高32位的数据通道传输数据。REQ64#的时序与FRAME#的时序相同。

4）PAR64是高32位数据的奇偶校验信号。它与AD[63∶32]和C/BE#[7∶4]有关。

8.JTAG/边界扫描信号

边界扫描信号是PCI的可选信号。该信号用于实现IEEE 1149.1边界扫描接口信号，允许在电路板上对PCI设备进行测试。它包括以下的各信号：

1）TCK（测试时钟）。在边界扫描期间用于为输入，输出各种信息提供时钟。

2）TDI（测试输入信号）。结合TCK，由TDI以串行方式把扫描指令和数据传给测试访问口。

3）TDO（测试输出信号）。结合TCK，由TDO以串行方式把扫描数据从测试访问口输出。

4）TMS（测试模式选择信号）。它用来控制测试访问端口的控制器状态。

5）TRST#（测试复位信号）。它用于强制测试访问端口控制器回到初始状态。