全加器设计：实验31位的方案优化

1.实验目的

1）掌握QuartusII软件设计流程。

2）熟悉原理图输入的层次化设计方法。

2.实验原理

1位全加器可以用两个半加器及一个或门连接而成，半加器可以用一个与门、一个异或门组成。在设计1位全加器时，可以先设计底层文件半加器，再设计顶层文件全加器。设全加器的输入分别为加数ain、被加数bin、低位来的进位cin，输出为和sum、进位cout，则sum=ain⊕bin⊕cin，cout=（ain⊕bin）cin+ain·bin。

3.实验仪器

1）计算机（预装QuartusII软件）。

2）EDA技术实验箱。

4.实验内容

1）在QuartusII软件中，先建立1位全加器的工程项目f_adder。

2）在全加器工程项目f_adder中，利用原理图输入方法设计半加器文件h_adder，如图6-23所示，并生成元件符号，如图6-24所示（注意：在这一步骤中先不要进行编译）。

3）利用层次化设计方法设计1位全加器，即1位全加器可以用两个半加器及一个或门连接而成，如图6-25所示。

图6-23 半加器(www.xing528.com)

图6-24 半加器元件符号

图6-25 1位全加器

4）对1位全加器的工程项目f_adder进行编译、仿真，验证设计电路的逻辑功能。

5）根据实验箱的I/O分布进行引脚锁定，编程下载，最后进行硬件测试，验证设计电路的正确性。即将拨位开关KD1、KD2、KD3分别作为全加器输入的加数ain、被加数bin、低位来的进位cin，LED1、LED2分别作为全加器进位cout和全加和sum，记录全加器的实验结果，填入实验报告。灯亮表示‘1’（高电平），灯灭表示‘0’（低电平）。

5.实验报告

1）列出全加器的真值表，打印或画出全加器的仿真波形图。

2）用文字描述出怎样实现层次化设计。

3）1位全加器的设计方法很多，画出其他方法的原理图。

6.思考题

多位全加器是在1位全加器的原理上扩展而成的，参考1位全加器的层次化设计方法，设计出原理图输入的4位串行进位加法器。