二进制加法器是数字电路的基本部件之一。二进制加法运算同逻辑加法运算的含义是不同的。前者是数的运算，而后者表示逻辑关系。二进制加法是“逢二进一”，即1+1=10，而逻辑加则为1+1=1。
二进制加法运算的基本规则如下。
➢逢二进一。
➢最低位是两个数最低位的相加，不需考虑进位。
➢其余各位都是三个数相加，包括加数、被加数和低位送来的进位。
➢任何位相加都产生两个结果：本位和、向高位的进位。
1.半加器和全加器
所谓“半加”，就是只求本位的和，暂不管低位送来的进位数。半加器的逻辑状态表见表3.3。
表3.3 半加器逻辑状态表
其中，A和B是相加的两个数，S是半加和数，C是进位数。
由逻辑状态表可写出逻辑式：
并由此画出如图3.5（a）所示的逻辑图，图3.5（b）是半加器的逻辑符号。
图3.5 半加器逻辑图与符号(www.xing528.com)
当多位数相加时，半加器可用于最低位求和，并给出进位数。第二位的相加有两个待加数，还有一个来自低位送来的进位数。这三个数相加，得出本位和数（全加和数）和进位数，这就是“全加”，表3.4是全加器的逻辑状态表。
表3.4 全加器逻辑状态表
全加器可用两个半加器和一个或门组成，如图3.6（a）所示。在第一个半加器中相加，得出的结果再和在第二个半加器中相加，即得出全加和。两个半加器的进位数通过或门输出作为本位的进位数。图3.6（b）是全加器的逻辑符号。
图3.6 全加器逻辑图与符号
由真值表写出其逻辑表达式：S=A㊉B㊉C，CO=（A㊉B）C+AB
2.集成加法器
一个全加器只能进行两个一位数相加，若两个多位数相加，就需要将多个全加器连接起来，构成多位加法器。一般将多个全加器集成在一个芯片上构成多位的集成加法器。常见的有74LS183、74LS283和CD4008等，它们都可以实现两个四位数相加。
74LS183为串行进位加法器，它是依次将低位全加器的进位输出端CO接到高位全加器的进位输入端CI构成的。它的优点是电路结构简单，缺点是运算速度慢，适合在一些中低速的数字设备中使用。
74LS283和CD4008为超前进位加法器，可实现两个四位数的并行相加，因此运算速度较快。74LS283的逻辑符号图如图3.7所示。CD4008的引脚排列如图3.8所示。
图3.7 74LS283逻辑符号
图3.8 CD4008引脚排列
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
