CMOS逻辑门基础及应用：三与非门和异或门

在CMOS反相器的基础上可以构成各种CMOS逻辑门。

1.与非门

CMOS与非门逻辑电路和逻辑符号如图4-12所示。其中图4-12a是逻辑电路，图4-12b是逻辑符号，它由四个MOS晶体管组成。N1、N2为两只串联的NMOS晶体管，P3、P4为两只并联的PMOS晶体管。当输入A、B中有一个或者两个均为低电平时，N1、N2中有一个或两个截止，输出F总为高电平。只有当A、B均为高电平输入时，输出F才为低电平。设高电平为逻辑1，低电平为逻辑0，则输出F和输入A、B之间是与非关系。

a)与非门逻辑电路

2.或非门

CMOS或非门逻辑电路和逻辑图形符号如图4-12 CMOS与非门逻辑电路和逻辑图形符号图4-13所示。其中图4-13a是逻辑电路，图4-13b是逻辑图形符号。它由四个MOS晶体管组成。N1、N2为两只并联的NMOS晶体管，P3、P4为两只串联的PMOS晶体管。当输入A、B中有一个或者两个均为高电平时，N1、N2中有一个或两个导通，输出F总为低电平。只有当A、B均为低电平输入时，输出F才为高电平。设高电平为逻辑1，低电平为逻辑0，则输出F和输入A、B之间是或非关系。

3.三与非门(www.xing528.com)

根据CMOS与非门的逻辑电路可以画出三与非门的逻辑电路，CMOS三与非门的逻辑电路如图4-14所示。它由六个MOS晶体管组成。N1、N2和N3为三只串联的NMOS晶体管，P4、P5和P6为三只并联的PMOS晶体管。当输入A、B和C中有一个或者多个均为低电平时，N1、N2和N3中有一个或多个截止，输出F总为高电平。只有当A、B和C均为高电平输入时，输出F才为低电平。设高电平为逻辑1，低电平为逻辑0，则输出F和输入A、B、C之间是三与非关系。

图4-13 CMOS或非门逻辑电路和逻辑图形符号

图4-14 CMOS三与非门的逻辑电路

4.异或门

异或门的表达式为。学生自己试着画出对应的逻辑电路。