高速电路的特点和设计要点

高速电路这个名词似乎到哪里都会被提及，熟悉而又陌生，那么究竟什么是高速电路呢？

估计大部分人都会说高速电路就是信号频率比较高的电路，那么这个说法对吗？不对！因为做高速电路仿真的时候，我们关心的不只是比特速率与电平幅度的大小，信号上升沿/下降沿的质量我们也必须要保证。由于边沿变化的快慢直接决定了信号所包含的最高频率大小，所以判决是不是高速电路看的是边沿速率。

其实高速电路也是一个相对的概念，是不是高速电路与传输线的走线长度有关，如果印制电路板（PCB）上传输走线的长度与信号的最高频率分量的波长可以比拟时，则认为此类信号是高速电路信号并需要考虑传输线效应。通常在工程上认为，信号传输路径的长度（即传输线的长度）大于信号有效波长2×T_rise（10%～90%）的1/6时，就要考虑传输线效应。

虽然大部分高频电路都是高速电路，但是高速电路的解释并没有过多提及信号的频率。换一句话总结，高频不一定是高速电路，低频也不见得是低速电路。(www.xing528.com)

上面对于高速电路信号给出了解释，但是信号传输路径的长度如何小于信号有效波长的1/6？一般地，信号上升时间的典型值可通过器件手册给出，而信号的传播路径长度在PCB设计中由实际布线长度决定。在实际布板时，可以通过器件的上升时间来计算走线的最大长度，使得信号不去触发传输线效应，并把线长设置在约束条件里。

遗憾的是，目前数字电路设计的发展方向是数字逻辑越来越复杂，时钟和总线频率也快速上升，但系统的核心电压却在不断减小。这些因素都向我们传达了一个信息——传输线效应不可避免，高速信号完整性仿真势在必行。要想在满足市场压力的前提下，尽快推出成功的设计，就必须要预见可能出现的问题并给出相关的解决方案。

这里介绍的高速电路信号完整性仿真指的是根据原理图建立链路模型，仿真决定布线的约束条件，包括走线的拓扑与线长、匹配分析、高速材料分析与多板互连方案等。