如何使用JK触发器和T触发器：实验6

一、实验目的

① 掌握基本RS，JK，D及T触发器的逻辑功能。

② 熟悉各种触发器之间的相互转换方法。

③ 熟悉不同结构形式触发器工作特性的差异。

二、实验原理

触发器是具有记忆功能的二进制存储器件，是各种时序逻辑电路的基本器件之一。触发器按其功能可分为RS触发器、JK触发器、D触发器和T触发器等，按电路的结构可分为主从触发器和边沿触发器（包括上升边沿触发器和下降边沿触发器）两大类。TTL 集成触发器主要有边沿D触发器、边沿JK触发器与主从JK触发器。利用这些触发器可以转换成其他功能的触发器，但转换成的触发器其触发方式并不改变，例如由边沿JK触发器转换而来的T触发器仍是边沿触发方式的触发器。

触发器具有2个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外信号作用下，可以从一个稳定状态翻转到另一个稳定状态。由于它是一个具有记忆功能的二进制信息存储器件，因此它是构成各种时序电路的最基本逻辑单元。

1. 基本RS触发器

图2.6.1所示为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称S为置“1”端，因为S=0时触发器被置“1”；R为置“0”端，因为R=0时触发器被置“0”；当S=R=1时状态保持。

基本RS触发器也可以用2个或非门组成，此时高电平触发有效。

图2.6.1 基本RS触发器

2. JK触发器

JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。其引脚功能及逻辑符号如图2.6.2所示。

图2.6.2 74LS112双JK触发器引脚功能及逻辑符号

JK触发器的特性方程为

J和K是数据输入端，是触发器状态更新的依据。若J，K有2个或2个以上输入端时，组成“与”的关系。Q与Q为2个互补输出端。通常把Q =0，Q=1的状态定为触发器“0”状态；而把Q =1，Q=0定为“1”状态。

后沿触发JK触发器的功能表如表2.6.1所示。

表2.6.1 JK触发器功能表

注：×—— 任意态；↓—— 高到低电平跳变；Qn（Qn）—— 现态；Qn+1（Qn+1）—— 次态；φ—— 不定态。

JK触发器常被用作缓冲存储器、移位寄存器和计数器。

CC4027是CMOS双JK触发器，其功能与74LS112相同，但采用上升沿触发，RD，SD端为高电平有效。

3. D触发器

在输入信号为单端的情况下，D触发器用起来最为方便，其特性方程为

Qn+1 =Dn

其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器。触发器的状态只取决于时钟到来前D端的状态。

D 触发器的应用很广，可用于数字信号的寄存、移位寄存、分频和波形发生等。D 触发器有很多种型号，如双D（74LS74，CC4013），四D（74LS175，CC4042），六D（74LS174，CC14174），八D（74LS374）等。图2.6.3所示为74LS74的引脚排列和逻辑符号，其功能表如表2.6.2所示。

图2.6.3 74LS74引脚排列及逻辑符号

表2.6.2 D触发器功能表

4. 触发器之间的相互转换

在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能，可利用转换方法获得具有其他功能的触发器。例如，将JK触发器的J，K两端连在一起，并让它为T端，就得到T触发器，如图2.6.4（a）所示，其状态方程为：

Qn+1=T Qn+TQn

T触发器的功能表如表2.6.3所示。

表2.6.3 T触发器功能表

由功能表可见，当T=0时，时钟脉冲作用后，其状态保持不变；当T=1时，时钟脉冲作用后，触发器状态翻转。所以，若将T触发器的T端置“1”，如图2.6.3（b）所示，即得到T′触发器。在T′触发器的CP端每来一个CP脉冲信号，触发器的状态就翻转一次，故称之为翻转触发器，广泛用于计数电路中。

图2.6.4 JK触发器转换为T， ′T触发器

同样，若将D触发器的Q端与D端相连，便转换成T′触发器，如图2.6.5所示。(www.xing528.com)

JK触发器也可转换为D触发器，如图2.6.6所示。

图2.6.5 D触发器转成 ′T触发器

图2.6.6 JK触发器转成D触发器

三、实验设备与器件

+5 V直流电源；双踪示波器；连续脉冲源；单次脉冲源；逻辑电平开关；0-1指示器；74LS112 （或CC4027），74LS00（或CC4011），74LS74（或CC4013）。

四、实验内容

1. 测试基本RS触发器的逻辑功能

按图2.6.1，用2个与非门组成基本RS触发器，输入端R，S接逻辑开关的输出插口，输出端Q，Q接逻辑电平显示输入插口。按表2.6.4的要求进行测试，并作记录。

表2.6.4 RS触发器功能测试值

2. 测试JK触发器74LS112逻辑功能

① 测试RD，SD的复位、置位功能。

任取一只JK触发器，，，J，K端接逻辑开关输出插口，CP端接单次脉冲源，Q， Q端接至逻辑电平显示输入插口。要求改变，（J，K，CP处于任意状态），并在=0 （=1）或=0（=1）作用期间任意改变J，K及CP的状态，观察Q，Q状态。自拟表格并作记录。

② 测试JK触发器的逻辑功能。

按表2.6.5的要求改变J，K，CP端状态，观察Q，Q状态变化，同时观察触发器状态更新是否发生在CP脉冲的下降沿（即CP由1→0），并记录。

表2.6.5 JK触发器特性表

③ 将JK触发器的J，K端连在一起，构成T触发器。

在CP端输入1 Hz连续脉冲，用实验板上的逻辑笔观察Q端的变化。

在CP端输入1 kHz连续脉冲，用双踪示波器观察CP，Q，Q端波形，注意相位与时间的关系。

3. 测试双D触发器74LS74的逻辑功能

① 测试，的复位、置位功能。测试方法同实验内容2的①项，自拟表格并作记录。

② 测试D触发器的逻辑功能。

按表2.6.6要求进行测试，观察触发器状态更新是否发生在CP脉冲的上升沿（即由0→1），并作记录。

表2.6.6 D触发器特性表

③ 将D触发器的Q端与D端相连接，构成T′触发器。测试方法同实验内容2的③项，自拟表格并作记录。

五、预习要求

① 预习有关触发器内容。

② 列出触发器功能测试表格。

六、思考题

① TTL触发器中的RD和SD各处在什么状态触发器才能正常工作？

② 为什么与非门构成的基本RS触发器的约束条件为S +R =1？如果基本RS触发器由或非门构成，则其约束条件是什么？

七、实验报告要求

① 列表整理各类触发器的逻辑功能。

② 总结观察到的波形，说明触发器的触发方式。

③ 体会触发器的应用。