CPLD基本结构揭秘-《FPGA系统设计》

CPLD指的是复杂可编程逻辑器件，全称为Complex Programmable Logic Device。

一般来说，可以粗略地把CPLD理解为采用了乘积项架构的复杂PLD。

实际上，所谓乘积项结构指的就是一个个的与阵列和或阵列（可以参考前面的PROM和PAL的结构），这些阵列的每一个交叉点都是一个可编程的熔丝，可以编程决定交叉点的连接与否。

CPLD主要由逻辑阵列块（LAB）、I/O块（IOB）、可编程互联线阵列（PIA）构成。如图13.8所示，是CPLD的基本结构。最中心蔓延到四周各个角落的是PIA。被PIA处处触及的是LAB。最外围的是IOB。

图13.8　CPLD的基本结构

（1）逻辑阵列块(www.xing528.com)

CPLD中最核心的结构就是可编程的LAB。LAB包含有宏单元结构。宏单元结构其实就是由前面提到的乘积项结构加上一些触发器来实现。

（2）I/O块

I/O块的作用就是CPLD内部各单元与外界联系的输入输出通道。

（3）可编程互联线阵列

由于CPLD内部具有的单元结构较多，相互之间要进行连接，外部信号与CPLD内部也需要进行连接，所以CPLD采用了可编程的集中式布线池结构。

可以认为CPLD是将PAL和GAL进行了延伸。相较于我们接下来要认识的FPGA来说，CPLD的容量较小，相对适合于做一些容量不大、组合逻辑虽然复杂但是寄存器使用较少的场合。比如译码器、总线接口等。