1.DDS IP核基本工作原理
直接数字频率合成器（Direct Digital Synthesis，DDS）是一项将先进的数字处理理论与方法引入频率合成的技术，使用数字方法产生波形可调、频率可控的模拟波形，使其能够利用数字方法的可编程性、更高的集成度和更低的成本。由于DDS具有几乎可实现瞬时改变频率及相位、输出频率分辨率可调、输出波形失真度小等优点，目前在许多数字通信系统中得到广泛地应用。
DDS IP核原理结构如图4.1所示，主要由相位累加器（D1和A1构成的积分器）、正弦波查找表（T1）、量化器（Q1）构成，在相位增量和偏移确定后由时钟控制相位累加器产生相位，输出相位经由量化器处理后舍弃低位数据，使用高位数据对波形存储器进行查找并输出波形数据，此后经数模转换器和低通滤波器生成模拟波形。
图4.1 DDS IP核原理结构(www.xing528.com)
2.DDS IP核基本结构
Xilinx DDS IP核结构如图4.2所示，主要由5部分组成，其中DDS核心为相位累加器和LUT查找表。相位累加器实现查找表地址的产生，LUT查找表用来存储输出波形。抖动产生器和泰勒级数矫正产生模块主要用来改善SFDR（无杂散动态范围），两者改善的效果、使用的逻辑资源存在差异。AXI4接口实现相位累加字配置、多通道配置、相位累加器输出和波形数据输出。DDS IP核可以配置为三种模式：相位产生器、SIN/COS LUT或者相位累加器和SIN/COS LUT（即DDS）。定制核时相位增量和偏移可以分配为固定值、可编程或分别由输入端口输入。当配置成可编程时，在总线接口上配置锁存器，包括写使能和数据信号；当配置成固定值时，则在定制IP时需要指定输出频率，并且在嵌入到工程后无法进行调整；当配置成输入端口输入时，则可以随时改变输出频率。
图4.2 DDS IP核基本结构
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
