NB-IoT物联网技术解析：低复杂度产品实现案例

1.NB-IoT主芯片设计

NB-IoT主芯片架构通常采用多合一方式，如图10.1所示。

NB-IoT主芯片架构目前遵循高集成多合一方式，除了包括BP（NB-IoT基带）、AP（应用处理器）、RAM（随机存储器）、Flash（存储设备）、PMIC（电源管理）、RFIC（射频），另外也可以视需求包含PA（功放）、GNSS（全球导航卫星系统）。通过高集成设计方式，能够有效减少NB-IoT终端研发中的外围器件，降低终端设计难度。另一方面，由于NB-IoT技术简单且对芯片架构中各功能模块的要求较低，NB-IoT芯片将具备较大的成本竞争力。

图10.1 NB-IoT主芯片架构

芯片成本主要包含芯片设计成本和硬件成本两部分。其中芯片设计成本中既包括研发人工费用、EDA开发工具费用、办公场地费用、设备费用等，也包括IP授权费用。从NB-IoT芯片最终面向的业务考虑，其基带设计难度较低、AP主频低、RAM和Flash容量小，因此，自主研发模式下的研发人工费用，或者外购IP模式下的IP授权费用都相对较低。

芯片硬件成本方面，在芯片生产过程中，工厂要进行光刻、蚀刻、离子注入、金属沉积、金属层互连、晶圆测试与切割、核心封装、等级测试等步骤，每一个步骤有各自的成本；整个过程需要用到光刻机、刻蚀机、减薄机、划片机、装片机、引线键合机、倒装机等制造设备，每种设备也都有相应的折旧成本。简便起见，把涉及的这些成本划分成掩膜成本、晶片成本、测试成本、封装成本等四个部分。其中芯片掩膜费用高昂，而且与芯片使用的工艺高度相关。当前40nm低功耗工艺的掩膜费用为200万美元左右，28nm工艺的费用大概为前者的两倍，最新的14nm FinFET工艺掩膜费用则在千万美元量级。这一块费用会均摊到每一块芯片上，如果出货量达到千万乃至亿级，掩膜成本几乎可以忽略不计；反之，如果出货量很小，掩膜成本就很可观。考虑到NB-IoT技术对芯片工艺制程要求并不高，无须采用业内最先进的工艺制程技术，譬如业内普遍考虑采用40～65nm工艺，甚至有些采用90nm工艺，因此芯片流片费用能够大幅降低。

2.单天线设计(www.xing528.com)

由于NB-IoT终端在协议设计上具备1个用于发射/接收的天线端口即可正常工作，因此仅需要采用单天线收发设计方案。

3.射频前端简化

由于NB-IoT（R13）当前仅支持频分双工及半双工方式。这有助于减小NB-IoT终端在射频上的复杂度，无须采用双工器。

4.晶振要求降低

定时同步方案上，NB-IoT的定时差错门限为80×T_s（单位时间T_s=1/30.72μs），相比LTE要求大大降低，因此可使用普通晶振替代电压控制温度补偿晶振（Voltage Controlled Temperature Compensation XO，VCTCXO），部分降低终端成本。

综上所述，NB-IoT通过采用多合一芯片、单天线、简化的射频前端、低要求的晶振等设计，确保终端实现时的低复杂度。