1.DDS技术简介
DDS（或DDFS）是直接数字频率合成器Direct Digital Synthesis（或Direct Digital Frequency Synthesis）的英文缩写，是于1971年由J.Tierney等人提出的一种全新全数字式频率合成技术，也是一种先进的波形产生技术，它直接从相位的概念出发进行频率合成，得到所需的任意波形。
DDS主要由相位累加器、波形存储器（相位幅度转换）、数模转换器（D/A）、低通滤波器（LPF）构成，基本结构如图3.5所示。其中，相位累加器由N位加法器与N位累加寄存器级联构成。
图3.5 DDS基本结构
DDS信号发生器的基本原理：是建立在采样定理的基础上，首先对需要产生的波形进行采样，将采样值数字化后存入存储器作为查找表，然后再通过查找表将数据读出，经过D/A转换器转换成模拟量，把存入的波形重新合成出来。时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器位数，相位分辨率取决于ROM的地址线位数，幅度量化噪声取决于ROM的数据位字长和D/A转换器位数。
相位累加器原理：一个正弦波，虽然它的幅度不是线性变化的，但是它的相位却是线性增加的，DDS正是利用了这一特点来产生正弦信号。根据DDS相位累加器的位数N，把360°平均分成了2N等份，如图3.6所示。
假设系统时钟为fc，输出频率为fo。每次转动一个角度360 °2N，则可以产生一个频率为fc2N 的正弦波的相位递增量，即为DDS的频率分辨率。那么只要选择恰当的频率控制字K，使得f 0fc=K2N，就可以得到所需要的输出频率fo=f c*K2N。
图3.6 相位累加器原理
相位累加器由N位加法器与N位累加寄存器级联构成。每来一个时钟脉冲fc，加法器将频率控制字K与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字K相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是DDS输出的信号频率。
DDS信号发生器的优点：
（1）频率分辨率高、输出频点多，可达2的N次方个频点（N为相位累加器位数）。
（2）频率切换速度快，DDS是一个开环系统，无任何反馈环节，因而频率转换时间极短，可达纳秒量级。(www.xing528.com)
（3）频率切换时相位连续。
（4）可以输出宽带正交信号。
（5）输出相位噪声低，对参考频率源的相位噪声有改善作用。
（6）可以产生任意波形，全数字化实现，便于集成，体积小、重量轻。
2.正弦信号发生器设计方案
根据DDS工作原理，正弦信号发生器原理框图如图3.7所示。相位累加器的功能其实与计数器的功能相同，可用N位计数器实现，即由累加器和寄存器实现；波形存储器单元可由ROM存储器存放正弦波采样值数据实现。
图3.7 DDS正弦信号发生器原理框图
用计数器输出的数据作为波形存储器（ROM）的相位取样地址，这样就可把存储在波形存储器内的正弦波波形采样幅度数值经查找表查出，完成相位到幅值转换。波形存储器的输出送到D/A转换器，D／A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。
为此，整个项目的设计完全可以使用系统自带的二进制计数器IP核实现相位累加器功能（此处为简化功能，频率控制字K默认为1）；使用ROM存储器IP核实现波形数据存储功能，D/A部分电路也可不用设计，直接采用VIVADO的仿真功能，观看设计波形结果，设计实现方案如图3.8所示。
图3.8 DDS正弦信号发生器实现方案
免责声明：以上内容源自网络，版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。
