首页 理论教育 如何进行IC布局和器件选择

如何进行IC布局和器件选择

时间:2023-06-22 理论教育 版权反馈
【摘要】:目前有若干个电路布局技术可供选用。它们都是通过降低dV/dt和/或dI/dt来获得最低发射的产生。因为在射频范围内,所有的系统、电路和元器件都具有其固有的谐振频率。当一个包括频谱元件的电路所使用的波形接近于这些固有谐振频率时,将会“激发”它们的谐振,并引起振铃、寄生振荡和发射,以及电压过冲,从而增加了功率开关器件的功率损耗,甚至造成它们的损坏。

如何进行IC布局和器件选择

首先,电源的开关过程要尽可能采用渐变过程,而不是突变。这也就是说,在任何时候都要保持dV/dt和dI/dt尽可能的低。目前有若干个电路布局技术可供选用。它们都是通过降低dV/dt和/或dI/dt来获得最低发射的产生。与此同时,这样做也会减小对开关晶体管的应力。这些技术包括:零电压开关(ZVS)变换电路技术、零电流开关(ZCS)技术、谐振模式(ZCS的一种)、单端一次电感转换器技术(SEPIC),Cük[13]①等。

在传统的(骚扰电平较高)布局技术中,若电源器件不是在零电压或零电流处进行转换的话,那么认为降低开关时间总会导致效率的改善,这种提法并不正确。因为在射频范围内,所有的系统、电路和元器件(特别是线绕元件)都具有其固有的谐振频率。当一个包括频谱元件的电路所使用的波形接近于这些固有谐振频率时,将会“激发”它们的谐振,并引起振铃、寄生振荡和发射,以及电压过冲,从而增加了功率开关器件的功率损耗,甚至造成它们的损坏。

为了抑制这些寄生谐振,就要求使用阻尼技术。而这些技术通常都是有损耗的,并往往要求昂贵的元器件和占有一定的PCB面积。因此,在开关速率不断增加(这意味着高频成分的增加)的同时,实际上会导致效率的逐步消失或使元器件的可靠性降低。就整体来讲,最为合适的设计是以器件的1%~2%功率损耗的增加来换取“软”(较慢的)开关技术的使用。这样一来,不仅大大降低了滤波和屏蔽的成本,而且使得使用最小尺寸的散热器成为可能的同时,仍保持其原有的良好可靠性。(www.xing528.com)

从EMC的观点出发,较快的开关边沿意味着谐波中所包含的能量也就较大,因此就需要较大和更为复杂的滤波器和屏蔽。在设计较差的开关模式电源转换器中,谐波成分可以高达1000倍于其基本开关速率,从而往往导致测试结果不能满足发射限值要求。

使用开关电源场效应管(FET)的主要问题之一是它们的漏(极)电压变化速率与它们的栅极电压之间存在的是一个非线性函数关系。当设计栅极驱动电路时,“栅极电荷模型”的使用[14]提供了要好得多的精确性,从而它们有效地控制了在漏极的dV/dt。

免责声明:以上内容源自网络,版权归原作者所有,如有侵犯您的原创版权请告知,我们将尽快删除相关内容。

我要反馈